文献

J-GLOBAL ID：201402298622143268   整理番号：14A0268888

広い引き込み領域を持つ神経回路連想記憶のハードウエア化に関する研究

Study on the hardware of neural associative memory with a broad basin

著者 (4件)： JIANG Jing (東北大 電気通信研 ブレインウエア実験施設/ナノ・スピン実験施設) ,  早川吉弘 (仙台高専) ,  佐藤茂雄 (東北大 電気通信研 ブレインウエア実験施設/ナノ・スピン実験施設) ,  中島康治 (東北大 電気通信研 ブレインウエア実験施設/ナノ・スピン実験施設)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 113  号： 383(NLP2013 129-163)  ページ： 99-102  発行年： 2014年01月14日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 従来のHopfieldニューラルネットワークモデルの連想動作においては,スプリアスメモリーにトラップされるため,ニューラルネットワークの連想性能が低下する。スプリアスメモリーを潰すために,負性抵抗領域を導入した,逆関数遅延モデル(ID)が提案された。スプリアスメモリーにおけるパターンを不安定化することにより,学習させた記憶パターンへの収束を実現した。しかしIDモデルは時定数を二つ持ち,計算コストが大きいという欠点がある。本文ではIDモデルの広い引き込み領域(basin size)を維持しつつ,計算コストを下げるために提案した逆関数ゼロ遅延(IDL)モデルの連想動作における,想起の過程(overlap),引き込み領域(basin size)と計算ステップを検証する。(著者抄録)

シソーラス用語： *連想記憶方式 ,  *想起 ,  *相互作用 ,  *ニューラルネットワーク ,  記憶容量 ,  *神経経路 ,  ニューロン ,  スプリアス発射 ,  学習 ,  パターン分類 ,  負性抵抗 ,  関数 ,  遅れ ,  逆関数 ,  *中枢神経系
準シソーラス用語： 引込み

分類 (2件)： ニューロコンピュータ  (JC06010Q) ,  記憶方式  (JC02040V)

タイトルに関連する用語 (5件)： 引き込み ,  神経回路 ,  連想記憶 ,  ハードウエア ,  研究