特許
J-GLOBAL ID：201403000783360883

データ受信装置、DPLL装置及びデータ受信装置制御方法

発明者：
松浦 秀行

松浦 秀行 について

, 
本郷 廣信

本郷 廣信 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2012-254642
公開番号（公開出願番号）：特開2014-103557
出願日： 2012年11月20日
公開日（公表日）： 2014年06月05日
要約：
【課題】受信データの高速引き込み及び低雑音化を行うデータ受信装置、DPLL装置及びデータ受信装置制御方法を提供する。【解決手段】書込部11は、実データ及び信号の長さを調整するための余剰データを含む伝送データを受信し、実データを格納部12に格納する。AND回路3は、伝送データの信号長における実データ及び余剰データの位置を示す第1の信号を生成する。信号変換部4は、第1の信号における余剰データが示される位置を信号長の中で所定間隔に再配置した位置を示す第2の信号を生成する。DPLL部5は、第2の信号に対して実データの位置を平滑化して信号長における実データを読み出すタイミングを示す第3の信号を生成する。読出部13は、第3の信号を用いて格納部12に格納された実データを読み出す。【選択図】図1
請求項（抜粋）：
送受信の対象となる実際のデータである実データ及び信号の長さを調整するための余剰データを含む伝送データを受信し、前記実データを格納部に格納するデータ受信部と、 前記伝送データの信号長における前記実データ及び前記余剰データの位置を示す第1の信号を生成する第1の信号生成部と、 前記第1の信号における前記余剰データが示される位置を前記信号長の中で所定間隔に再配置した位置を示す第2の信号を生成する信号変換部と、 前記第2の信号に対して前記実データの位置を平滑化して前記信号長における前記実データを読み出すタイミングを示す第3の信号を生成するDPLL部と、 前記第3の信号を用いて前記格納部に格納された前記実データを読み出す読出部と を備えたことを特徴とするデータ受信装置。
IPC (4件)：
H04L 7/033 ,  H03L 7/08 ,  H03K 5/00 ,  H04L 7/00
FI (4件)：
H04L7/02 B ,  H03L7/08 G ,  H03K5/00 K ,  H04L7/00 A
Fターム (16件)：
5J106AA03 ,  5J106BB02 ,  5J106CC01 ,  5J106DD17 ,  5J106DD33 ,  5J106DD43 ,  5J106FF06 ,  5J106GG18 ,  5J106HH01 ,  5J106KK03 ,  5J106KK24 ,  5K047AA06 ,  5K047GG46 ,  5K047GG48 ,  5K047LL10 ,  5K047MM48
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM