特許
J-GLOBAL ID：201403000946735596
高信頼マルチコアプロセッサ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人グローバル知財
公報種別：公開公報
出願番号（国際出願番号）：特願2012-248880
公開番号（公開出願番号）：特開2014-096127
出願日： 2012年11月12日
公開日（公表日）： 2014年05月22日
要約：
【課題】高信頼かつリアルタイム性に優れたマルチコアプロセッサのアーキテクチャを提供する。【解決手段】ワーキングレジスタとシャドウレジスタの間は、レジスタサイズに関係なく、所定サイクルで双方向のデータ転送を行う。バッファメモリは、レジスタサイズおよびキューサイズに関係なく、所定サイクルで、各プロセッサコアのストアキューの複製データ及びワーキングレジスタの複製データを、プロセッサコア間で比較する。故障検出・回復コントローラは、バッファメモリにおける比較結果に従い、各プロセッサコアに対して、チェックポイントにおいて、バックアップ命令信号、あるいは、ロールバックを行うリストア命令信号を出力する。また、バッファメモリにおける比較結果に従い、ストアキューからワークメモリへデータ転送を行うライトバック命令信号、あるいは、ストアキューを無効化するキャンセル命令信号を出力する。【選択図】図1
請求項（抜粋）：
2以上のプロセッサコアを1個のパッケージに集約したマルチコアプロセッサにおいて、
1)各プロセッサコアは、
汎用レジスタ及び状態レジスタから構成されるワーキングレジスタと、
該ワーキングレジスタと同一の種類及びビット数のレジスタを有するシャドウレジスタと、
チェックポイント周期内のストアデータを蓄積するストアキューと、
前記ストアデータを記憶するワークメモリと、
を備え、
前記ワーキングレジスタと前記シャドウレジスタの間は、レジスタサイズに関係なく、所定サイクルで双方向のデータ転送が可能であり、
2)前記マルチコアプロセッサは、
各プロセッサコアの前記ストアキューの複製データ及び前記ワーキングレジスタの複製データを、プロセッサコア間で比較するバッファメモリと、
該バッファメモリにおける比較結果に従い、
各プロセッサコアに対して、チェックポイントにおいて、
前記ワーキングレジスタから前記シャドウレジスタへデータ転送を行うバックアップ命令信号、あるいは、前記シャドウレジスタから前記ワーキングレジスタへデータ転送をしてロールバックを行うリストア命令信号、を出力する、
及び、
前記ストアキューから前記ワークメモリへデータ転送を行うライトバック命令信号、あるいは、前記ストアキューを無効化するキャンセル命令信号、を出力する、故障検出・回復コントローラと、
を備え、
前記バッファメモリは、レジスタサイズおよびキューサイズに関係なく、所定サイクルで前記ストアキューの複製データ及び前記ワーキングレジスタの複製データを比較し得る、
ことを特徴とする高信頼マルチコアプロセッサ。
IPC (2件)：
FI (2件)：
G06F11/18 310C
, G06F11/14 310B
5B027AA01
, 5B027BB01
, 5B027CC04
, 5B034AA02
, 5B034DD01
, 5B034DD02
, 5B034DD05
