特許

J-GLOBAL ID：201403001088604190

クロック発生回路およびそれを用いた半導体装置

発明者： 藤原 祐司 ,  桜井 友博 ,  小林 聡一 ,  大泉 晶 ,  三輪 祐一郎
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-212465
公開番号（公開出願番号）：特開2014-068219
出願日： 2012年09月26日
公開日（公表日）： 2014年04月17日
要約：

【課題】安定待ち時間の短縮化と構成の簡単化が可能なクロック発生回路を提供する。【解決手段】このクロック発生回路2は、クロック信号CLKHを出力する発振安定待機が必要な発振器11と、クロック信号CLKHよりも低周波数のクロック信号CLKLを出力する発振安定待機が不要な発振器14とを備え、クロック信号CLKHが選択された場合は、発振器11,14を起動させてクロック信号CLKLのパルス数をカウントし、そのカウント値CT1が所定値CM1に到達したときにクロック信号CLKHの出力を開始し、クロック信号CLKLが選択された場合は、発振器14のみを起動させてクロック信号CLKLを直ぐに出力する。したがって、発振器11の安定待ち時間を短縮することができ、消費電力を低減できる。【選択図】図1

請求項（抜粋）：

第1の周波数の第1のクロック信号を出力する第1の発振器と、 第2の周波数の第2のクロック信号を出力し、起動されてから発振状態が安定するまで待機することが不要な第2の発振器と、 前記第2のクロック信号のパルス数をカウントし、そのカウント値が予め定められた値に到達したことに応じて出力許可信号を出力するカウンタと、 前記第1のクロック信号を受け、前記出力許可信号に応答して前記第1のクロック信号を通過させるゲート回路と、 前記ゲート回路の出力クロック信号と前記第2のクロック信号とを受け、前記第1のクロック信号が選択された場合は前記ゲート回路の出力クロック信号を通過させ、前記第2のクロック信号が選択された場合は前記第2のクロック信号を通過させる選択回路と、 前記第1のクロック信号が選択された場合は、前記第1および第2の発振器を起動させた後に前記出力許可信号に応答して前記第2の発振器を停止させ、前記第2のクロック信号が選択された場合は前記第2の発振器を起動させる制御部とを備える、クロック発生回路。

IPC (3件)：

H03K 17/296 ,  H03K 17/00 ,  G06F 1/06

FI (3件)：

H03K17/296 J ,  H03K17/00 F ,  G06F1/04 310A

Fターム (24件)：

5B079BA02 ,  5B079BA11 ,  5B079BA16 ,  5B079BC01 ,  5B079DD02 ,  5B079DD08 ,  5J055AX02 ,  5J055AX12 ,  5J055BX03 ,  5J055BX25 ,  5J055CX27 ,  5J055DX01 ,  5J055EX02 ,  5J055EZ13 ,  5J055EZ25 ,  5J055EZ28 ,  5J055EZ29 ,  5J055EZ30 ,  5J055EZ34 ,  5J055FX31 ,  5J055GX01 ,  5J055GX02 ,  5J055GX04 ,  5J055GX05