特許

J-GLOBAL ID：201403001335553030

共有メモリ装置、メモリアクセス方法

発明者： 矢後 清隆
出願人/特許権者： 富士通株式会社
代理人 (2件)： 平川 明 ,  高田 大輔
公報種別：公開公報
出願番号（国際出願番号）：特願2013-122094
公開番号（公開出願番号）：特開2014-238778
出願日： 2013年06月10日
公開日（公表日）： 2014年12月18日
要約：

【課題】メモリのデータへのアクセスをより高速にする。【解決手段】メモリ部と変換部とメモリアクセス部とを備え、変換部は、読み出し対象データのメモリ部におけるアドレス及び読み出し対象データの大きさを含む読み出し信号を受信し、メモリ部におけるアドレスを上位ビットのアドレスと下位ビットのアドレスとに分離し、上位ビットのアドレスを含む第1信号と、下位ビットのアドレス及び読み出し対象データの大きさを含む第2信号とを生成し、メモリアクセス部は、第1信号から上位ビットのアドレスを抽出し、上位ビットのアドレスで示される領域のデータをメモリ部から読み出し、第2信号から下位ビットのアドレス及び読み出し対象データの大きさを抽出し、メモリ部から読み出された上位ビットのアドレスで示される領域のデータから下位ビットのアドレス及び読み出し対象データの大きさで特定されるデータを抽出する共有メモリ装置とする。【選択図】図2

請求項（抜粋）：

データが格納されるメモリ部と、変換部と、メモリアクセス部とを備え、 前記変換部は、読み出し対象データの前記メモリ部におけるアドレス及び前記読み出し対象データの大きさを含む読み出し信号を受信し、前記メモリ部における前記アドレスを所定の第1ビット数の上位ビットのアドレスと所定の第2ビット数の下位ビットのアドレスとに分離し、前記上位ビットのアドレスを含む第1信号と、前記下位ビットのアドレス及び前記読み出し対象データの大きさを含む第2信号とを生成し、前記第1信号及び前記第2信号をメモリアクセス部に送信し、 前記メモリアクセス部は、前記第1信号を前記変換部から受信し、前記第1信号から前記上位ビットのアドレスを抽出し、前記上位ビットのアドレスで示される領域のデータを前記メモリ部から読み出し、前記第2信号を前記変換部から受信し、前記第2信号から前記下位ビットのアドレス及び前記読み出し対象データの大きさを抽出し、前記メモリ部から読み出された前記上位ビットのアドレスで示される領域のデータから前記下位ビットのアドレス及び前記読み出し対象データの大きさで特定されるデータを抽出し、抽出されたデータを含む第3信号を生成し、前記第3信号を前記変換部に送信する、 共有メモリ装置。

IPC (3件)：

G06F 12/06 ,  G06F 12/02 ,  G06F 13/36

FI (4件)：

G06F12/06 515C ,  G06F12/06 560B ,  G06F12/02 570A ,  G06F13/36 310B

Fターム (3件)：

5B060BA03 ,  5B060BA18 ,  5B061GG01