特許
J-GLOBAL ID：201403003518569702
データプロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2013-001502
公開番号（公開出願番号）：特開2014-134907
出願日： 2013年01月09日
公開日（公表日）： 2014年07月24日
要約：
【課題】シグナルと指定条件との比較処理などの点においてCPUの負担を軽減する。【解決手段】メッセージボックスに書き込まれた一つの通信フレームに係る受信信号のシグナル単位に指定条件と一致するか否かを判別し、一致に係るシグナルの情報をRAMへ転送し、前記シグナルの指定条件との一致又は前記シグナルの指定条件との許可された不一致を起因とする割り込みを要求する。物理層はRAMに格納したシグナルの情報を、割り込みを要求してそのまま上位層に処理させることができる。上位層はRAMに格納されたシグナルが指定条件に一致するか否かの判別を改めて行うことを要しない。【選択図】図1
請求項（抜粋）：
CPU、RAM、割り込みコントローラ、ネットワークプロトコルコントロール部及び判定コントロール部を有するデータプロセッサであって、
前記ネットワークプロトコルコントロール部はメッセージボックスに対して通信フレーム単位で送信又は受信のための処理を行い、
前記判定コントロール部は、メッセージボックスに書き込まれた一つの通信フレームに係る受信信号のシグナル単位に指定条件と一致するか否かを判別し、一致に係るシグナルをRAMへ転送し、前記シグナルの指定条件との一致又は前記シグナルの指定条件との許可された不一致を起因とする割り込みを要求する、データプロセッサ。
IPC (1件)：
FI (2件)：
G06F9/46 310G
, G06F9/46 312
