特許
J-GLOBAL ID:201403003863866167
不揮発性記憶素子の駆動方法及び不揮発性記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
新居 広守
公報種別:再公表公報
出願番号(国際出願番号):JP2012001729
公開番号(公開出願番号):WO2012-124314
出願日: 2012年03月13日
公開日(公表日): 2012年09月20日
要約:
安定した記憶動作を実現できる不揮発性記憶素子の駆動方法及び不揮発性記憶装置を提供する。 不揮発性記憶素子の駆動方法であって、不揮発性記憶素子は、第1の端子と第2の端子と抵抗変化層とを具備する抵抗変化素子と、第1の入出力端子と第2の入出力端子とゲート端子とを具備する電界効果トランジスタと、を備え、不揮発性記憶素子の駆動方法は、第1の極性の書き込み電圧パルスを印加することにより、抵抗変化層を低抵抗状態へ変化させる書き込みステップと、第2の極性の消去電圧パルスを印加することにより、抵抗変化層を高抵抗状態へ変化させる消去ステップとを含み、書き込みステップにおいて、第1の入出力端子はソース端子であり、書き込み電圧パルスのパルス幅をPWLRとし、消去電圧パルスのパルス幅をPWHRとした場合に、PWLR及びPWHRはPWLR<PWHRの関係を満たす。
請求項(抜粋):
不揮発性記憶素子の駆動方法であって、
前記不揮発性記憶素子は、
第1の端子と、第2の端子と、前記第1の端子と前記第2の端子との間に設けられ前記第1の端子と前記第2の端子との間に印加される電圧パルスに応じて可逆的に抵抗値が変化する抵抗変化層と、を具備する抵抗変化素子と、
前記第2の端子に接続された第1の入出力端子と、第2の入出力端子と、前記第1の入出力端子と前記第2の入出力端子間の導通を制御するゲート端子と、を具備する電界効果トランジスタと、
を備え、
前記不揮発性記憶素子の駆動方法は、
前記第1の端子と前記第2の入出力端子間に第1の極性の書き込み電圧パルスを印加することにより、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させる書き込みステップと、
前記第1の端子と前記第2の入出力端子間に前記第1の極性とは異なる第2の極性の消去電圧パルスを印加することにより、前記抵抗変化層を低抵抗状態から高抵抗状態へ変化させる消去ステップと、
を含み、
前記書き込みステップにおいて、前記第1の入出力端子はソース端子であり、
前記書き込み電圧パルスのパルス幅をPWLRとし、前記消去電圧パルスのパルス幅をPWHRとした場合に、PWLR及びPWHRはPWLR<PWHRの関係を満たす、
不揮発性記憶素子の駆動方法。
IPC (3件):
G11C 13/00
, H01L 27/105
, H01L 45/00
FI (5件):
G11C13/00 150
, G11C13/00 110R
, G11C13/00 180
, H01L27/10 448
, H01L45/00 Z
Fターム (9件):
5F083FZ10
, 5F083GA15
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA60
, 5F083LA10
, 5F083PR22
前のページに戻る