特許
J-GLOBAL ID：201403004738019777

半導体装置の製造方法

発明者：
白土 猛英

白土 猛英 について


出願人/特許権者：
白土 猛英

白土 猛英 について


公報種別：公開公報
出願番号（国際出願番号）：特願2012-133002
公開番号（公開出願番号）：特開2013-258257
出願日： 2012年06月12日
公開日（公表日）： 2013年12月26日
要約：
【課題】容易なプロセスにより完全な単結晶半導体層からなるSOI基板を形成すること。【解決手段】半導体基板1上に絶縁膜2を介して、第1の単結晶半導体層成長補助膜3及び第2の補助膜4が形成され、補助膜4、補助膜3及び絶縁膜2を選択的にエッチング除去して形成された開孔部の絶縁膜2の側壁に第3の補助膜5が形成され、開孔部を平坦に埋め込むように、縦(垂直)方向エピタキシャルSi層6及び第4の補助膜7が形成され、補助膜4が選択的に除去され、補助膜3上に形成された開孔部に、露出したSi層6の側面から横(水平)方向エピタキシャルSi層8が形成され、以後不必要な補助膜7、Si層6、補助膜4、補助膜4直下の補助膜3及び補助膜5が除去された開孔部に、絶縁膜が平坦に埋め込まれて、島状に絶縁分離された、完全な単結晶半導体層からなるSOI基板を形成したもの。【選択図】図8
請求項（抜粋）：
半導体基板上に絶縁膜を形成し、前記絶縁膜を選択的に開孔して、露出した前記半導体基板の一部上に縦(垂直)方向エピタキシャル半導体層を形成し、前記縦(垂直)方向エピタキシャル半導体層の一部側面から横(水平)方向エピタキシャル半導体層を前記絶縁膜の一部上に形成する半導体装置の製造方法であって、前記縦(垂直)方向エピタキシャル半導体層及び前記横(水平)方向エピタキシャル半導体層が、エピタキシャル成長される際、前記絶縁膜に接しないように、前記絶縁膜の側面あるいは上面に形成された単結晶半導体層成長補助膜を介してエピタキシャル成長されることを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 21/20 ,  H01L 21/76 ,  H01L 21/02 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 29/78
FI (8件)：
H01L21/20 ,  H01L21/76 E ,  H01L27/12 E ,  H01L29/78 618A ,  H01L29/78 626C ,  H01L29/78 653B ,  H01L29/78 653D ,  H01L29/78 658E
Fターム (58件)：
5F032AA09 ,  5F032AA35 ,  5F032AA44 ,  5F032CA17 ,  5F032DA02 ,  5F032DA12 ,  5F032DA16 ,  5F032DA25 ,  5F032DA33 ,  5F110AA01 ,  5F110AA04 ,  5F110AA06 ,  5F110AA07 ,  5F110AA13 ,  5F110AA28 ,  5F110CC09 ,  5F110CC10 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110DD21 ,  5F110EE05 ,  5F110EE22 ,  5F110EE31 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110GG34 ,  5F110GG42 ,  5F110GG58 ,  5F110HJ04 ,  5F110HK09 ,  5F110HK13 ,  5F110HK32 ,  5F110HL01 ,  5F110HL04 ,  5F110HL11 ,  5F110HM12 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN22 ,  5F110NN24 ,  5F110NN25 ,  5F110QQ19 ,  5F152LL03 ,  5F152LL05 ,  5F152LL09 ,  5F152LM04 ,  5F152LM05 ,  5F152MM04 ,  5F152MM19 ,  5F152NN03 ,  5F152NP13 ,  5F152NQ03
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM