特許
J-GLOBAL ID：201403005061387223
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-210941
公開番号（公開出願番号）：特開2014-068124
出願日： 2012年09月25日
公開日（公表日）： 2014年04月17日
要約：
【課題】電源投入時における無駄な待機時間を削減できる半導体装置を提供する。【解決手段】この半導体装置では、記憶部5に記憶されたデータ信号D1が「0」である場合、パワーオンリセット信号φPORの立ち上りエッジから比較的短い時間の経過後に内部リセット信号RESを「H」レベルにして内部回路7のリセットを解除する。また、そのデータ信号D1が「1」である場合、パワーオンリセット信号φPORの立ち上りエッジから比較的長い時間の経過後に内部リセット信号RESを「H」レベルにして内部回路7のリセットを解除する。したがって、電源電圧VCCの立ち上り時間に応じた論理のデータ信号D1を記憶部5に書き込むことで、電源投入時の無駄な待機時間を削減できる。【選択図】図2
請求項（抜粋）：
電源電圧が投入されてから前記電源電圧が第1のしきい値電圧に到達するまでパワーオンリセット信号を出力するパワーオンリセット回路と、
所望の遅延時間を設定する設定部と、
前記パワーオンリセット信号の後縁を前記設定部によって設定された前記遅延時間だけ遅延させて内部リセット信号を生成する信号発生回路と、
前記内部リセット信号によってリセットされる内部回路とを備える、半導体装置。
IPC (3件)：
H03K 17/28
, H03K 17/22
, G06F 1/26
H03K17/28 P
, H03K17/22 A
, G06F1/00 330G
5B011MB01
, 5B011MB11
, 5J055AX02
, 5J055BX42
, 5J055DX01
, 5J055EX02
, 5J055EZ07
, 5J055EZ25
, 5J055EZ29
, 5J055EZ31
, 5J055EZ34
, 5J055FX05
, 5J055FX31
, 5J055GX01
, 5J055GX02
, 5J055GX04
, 5J055GX05
出願人引用 (5件)
全件表示
審査官引用 (1件)
前のページに戻る
