特許

J-GLOBAL ID：201403005226995932

表示装置

発明者： 宮武 正樹 ,  齋藤 玲彦
出願人/特許権者： 株式会社ジャパンディスプレイ
代理人 (17件)： 特許業務法人スズエ国際特許事務所 ,  蔵田 昌俊 ,  福原 淑弘 ,  中村 誠 ,  野河 信久 ,  白根 俊郎 ,  峰 隆司 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  井関 守三 ,  赤穂 隆雄 ,  井上 正 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓
公報種別：公開公報
出願番号（国際出願番号）：特願2013-060816
公開番号（公開出願番号）：特開2014-186158
出願日： 2013年03月22日
公開日（公表日）： 2014年10月02日
要約：

【課題】電源立ち上げ時における瞬時電流を抑制することのできる表示装置を提供する。【解決手段】絶縁基板上の第1及び第2方向に列設される信号線S及び走査線Gと、信号線及び走査線の各交点付近に形成される画素スイッチング素子と、信号線を駆動する信号線駆動回路(21)と、走査線を駆動する走査線駆動回路(4)と、前記画素スイッチング素子のそれぞれに対応して設けられる、液晶層を挟持する画素電極と対向電極とからなる表示画素及び補助容量と、を備え、前記信号線駆動回路は、前記絶縁基板の外部から供給される制御信号FDONが第1論理レベルのときにすべての信号線に前記対向電極と同一の電圧を付与し、前記走査線駆動回路は、前記制御信号が前記第1論理レベルのときにすべての前記画素スイッチング素子を導通させ、前記制御信号が第2論理レベルのときは時間差をもって前記画素スイッチング素子を非導通とする表示装置である。【選択図】図7

請求項（抜粋）：

絶縁基板上の第1及び第2方向に列設される信号線及び走査線と、 信号線及び走査線の各交点付近に形成される画素スイッチング素子と、 信号線を駆動する信号線駆動回路と、 走査線を駆動する走査線駆動回路と、 前記画素スイッチング素子のそれぞれに対応して設けられる、液晶層を挟持する画素電極と対向電極とからなる表示画素及び補助容量と、を備え、 前記信号線駆動回路は、前記絶縁基板の外部から供給される制御信号が第1論理レベルのときにすべての信号線に前記対向電極と同一の電圧を付与し、 前記走査線駆動回路は、前記制御信号が前記第1論理レベルのときにすべての前記画素スイッチング素子を導通させ、前記制御信号が第2論理レベルのときは時間差をもって前記画素スイッチング素子を非導通とする、表示装置。

IPC (3件)：

G09G 3/36 ,  G09G 3/20 ,  G02F 1/133

FI (14件)：

G09G3/36 ,  G09G3/20 623C ,  G09G3/20 623D ,  G09G3/20 622C ,  G09G3/20 622D ,  G09G3/20 622E ,  G09G3/20 621C ,  G09G3/20 670M ,  G09G3/20 621B ,  G09G3/20 670D ,  G09G3/20 612E ,  G09G3/20 612J ,  G02F1/133 550 ,  G02F1/133 520

Fターム (47件)：

2H193ZA04 ,  2H193ZA09 ,  2H193ZB02 ,  2H193ZB03 ,  2H193ZB06 ,  2H193ZB14 ,  2H193ZC02 ,  2H193ZD23 ,  2H193ZE33 ,  2H193ZF03 ,  2H193ZF12 ,  2H193ZF23 ,  2H193ZF24 ,  2H193ZF31 ,  2H193ZF42 ,  2H193ZF43 ,  2H193ZF59 ,  2H193ZH22 ,  5C006AA22 ,  5C006AC24 ,  5C006AC26 ,  5C006AF33 ,  5C006AF44 ,  5C006AF51 ,  5C006AF52 ,  5C006AF67 ,  5C006AF71 ,  5C006BB16 ,  5C006BF01 ,  5C006BF03 ,  5C006BF25 ,  5C006BF26 ,  5C006BF27 ,  5C006BF34 ,  5C006BF42 ,  5C006FA25 ,  5C006FA33 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD01 ,  5C080DD19 ,  5C080DD29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04