特許

J-GLOBAL ID：201403005398442315

多層膜基板および多層膜基板の製造方法、並びに半導体装置の製造方法、表示装置の製造方法および電子機器の製造方法

発明者： 田中 正信
出願人/特許権者： ソニー株式会社
代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-132947
公開番号（公開出願番号）：特開2013-257420
出願日： 2012年06月12日
公開日（公表日）： 2013年12月26日
要約：

【課題】機能層の劣化を抑えた多層膜基板およびその製造方法、並びにこの多層膜基板の製造方法を用いた半導体装置の製造方法、表示装置の製造方法および電子機器の製造方法を提供する。【解決手段】第1基板に、接着部および離間部を有する接着制御層を形成する工程と、前記接着部で前記第1基板に固定され、かつ、前記離間部では前記第1基板との接着が阻害される被剥離層を形成する工程と、前記被剥離層に機能層を積層する工程と、前記機能層を前記被剥離層と共に前記第1基板から剥離する工程と、前記機能層を第2基板上に設ける工程とを含む多層膜基板の製造方法。【選択図】図7A

請求項（抜粋）：

第1基板に、接着部および離間部を有する接着制御層を形成する工程と、 前記接着部で前記第1基板に固定され、かつ、前記離間部では前記第1基板との接着が阻害される被剥離層を形成する工程と、 前記被剥離層に機能層を積層する工程と、 前記機能層を前記被剥離層と共に前記第1基板から剥離する工程と、 前記機能層を第2基板上に設ける工程と を含む多層膜基板の製造方法。

IPC (7件)：

G09F 9/00 ,  H01L 51/50 ,  H05B 33/10 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 21/02 ,  H01L 27/12

FI (5件)：

G09F9/00 338 ,  H05B33/14 A ,  H05B33/10 ,  H01L29/78 627D ,  H01L27/12 B

Fターム (49件)：

3K107AA01 ,  3K107BB01 ,  3K107CC45 ,  3K107DD17 ,  3K107FF15 ,  3K107GG00 ,  5C094AA43 ,  5C094BA27 ,  5C094DA13 ,  5C094GB10 ,  5F110AA26 ,  5F110BB02 ,  5F110CC02 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110EE03 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN04 ,  5F110NN05 ,  5F110NN24 ,  5F110NN27 ,  5F110NN71 ,  5F110NN72 ,  5F110NN73 ,  5F110PP03 ,  5F110PP35 ,  5F110QQ11 ,  5F110QQ16 ,  5G435AA17 ,  5G435BB05 ,  5G435KK05 ,  5G435LL04 ,  5G435LL07 ,  5G435LL08 ,  5G435LL14