特許

J-GLOBAL ID：201403007790473388

積層型PTCサーミスタ

発明者： 田中 禎一 ,  伊藤 和彦 ,  楫野 隆 ,  冨田 将来
出願人/特許権者： TDK株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2012-227056
公開番号（公開出願番号）：特開2014-082227
出願日： 2012年10月12日
公開日（公表日）： 2014年05月08日
要約：

【課題】積層型PTCサーミスタにおいて、低い抵抗値であり、従来と同等の抵抗温度特性を維持しつつ、耐電圧を向上することができる積層型PTCサーミスタを提供する。【解決手段】半導体セラミック層2と内部電極3とが交互に積層されている本体と、内部電極と電気的に接続され、前記本体の両端面にそれぞれ設けられている下地電極5とを備える積層型PTCサーミスタ8であって、内部電極に挟まれる半導体セラミックにおいて、積層方向中央部の前記半導体セラミック層の厚さ、または前記積層方向中央部の前記内部電極層に接する、前記半導体セラミック層の厚さがその他の前記半導体セラミック層よりも厚い。【選択図】図2

請求項（抜粋）：

半導体セラミック層と内部電極層を交互に積層し、前記内部電極層それぞれと電気的に接続した下地電極を前記積層体の両端面に備える積層型PTCサーミスタであって、 前記積層方向中央部の前記半導体セラミック層の厚さ、または前記積層方向中央部の前記内部電極層に接する前記半導体セラミック層の厚さが、その他の前記半導体セラミック層よりも厚いことを特徴とする積層型PTCサーミスタ。

IPC (1件)：

H01C 7/02

FI (1件)：

H01C7/02

Fターム (7件)：

5E034AA02 ,  5E034AB05 ,  5E034AC02 ,  5E034DA07 ,  5E034DB01 ,  5E034DB20 ,  5E034DC01

引用特許：

審査官引用 (2件)

• チップ型サーミスタ
  公報種別：公開公報   出願番号：特願平8-092636   出願人：三菱マテリアル株式会社
• 積層セラミックコンデンサ
  公報種別：公開公報   出願番号：特願平6-335994   出願人：株式会社トーキン