表示装置

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2013-265075
公開番号（公開出願番号）：特開2014-112686
出願日： 2013年12月24日
公開日（公表日）： 2014年06月19日
要約：

【課題】半導体装置の作製工程におけるプラズマダメージの影響を低減し、しきい値電圧のばらつきの抑制された均一な表示特性の半導体装置を提供する。【解決手段】トランジスタ上の平坦化層と、該平坦化層の上面もしくは下面に設けられると共に前記平坦化層からの水分や脱ガス成分の拡散を抑制するバリア層を備えた半導体装置であって、これら平坦化層及びバリア層の位置関係を工夫することにより平坦化層に及ぶプラズマダメージを低減する上で有効なデバイス構成を用いる。また、画素電極の構造として新規な構造との組み合わせにより、輝度の向上等の効果をも付与する。【選択図】なし

請求項（抜粋）：

トランジスタと、前記トランジスタ上のバリア層と、前記バリア層上の平坦化層と、前記平坦化層上の電極と、を有し、前記電極は、前記バリア層に設けられた第1開口部及び前記平坦化層に設けられた第2開口部を介して、前記トランジスタに電気的に接続され、前記第2開口部の内部に前記第1開口部があることを特徴とする半導体装置。

IPC (5件)：

H01L 29/786 , H01L 21/336 , H05B 33/22 , G09F 9/30 , H01L 51/50

FI (4件)：

H01L29/78 619A , H05B33/22 Z , G09F9/30 338 , H05B33/14 A

Fターム (55件)：

3K107AA01 , 3K107BB01 , 3K107BB08 , 3K107CC33 , 3K107DD90 , 3K107EE03 , 5C094AA03 , 5C094AA21 , 5C094BA03 , 5C094BA27 , 5C094CA19 , 5C094DA13 , 5C094DB10 , 5C094FB12 , 5C094FB15 , 5F110AA08 , 5F110AA21 , 5F110BB01 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD15 , 5F110DD17 , 5F110EE01 , 5F110EE04 , 5F110EE14 , 5F110EE22 , 5F110EE23 , 5F110EE28 , 5F110FF01 , 5F110FF04 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL12 , 5F110HM13 , 5F110HM15 , 5F110HM17 , 5F110HM18 , 5F110NN02 , 5F110NN03 , 5F110NN05 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN25 , 5F110NN34 , 5F110NN36 , 5F110NN71 , 5F110NN72 , 5F110QQ19

前のページに戻る