特許

J-GLOBAL ID：201403013827369969

半導体装置

発明者： 伊藤 浩士
出願人/特許権者： ピーエスフォー ルクスコ エスエイアールエル
代理人 (4件)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-038673
公開番号（公開出願番号）：特開2014-168118
出願日： 2013年02月28日
公開日（公表日）： 2014年09月11日
要約：

【課題】出力ノードに現れる信号の特性が、その論理レベルによって変わってしまうことを防止する。【解決手段】半導体装置は、電源電位VPERIがソースに供給されるとともに、ドレインが出力ノードnに接続されるトランジスタP1と、電源電位VSSがソースに供給されるとともに、ドレインが出力ノードnに接続されるトランジスタN1と、トランジスタP2,N2と、一方の入力端に入力信号input_Aが、他方の入力端にイネーブル信号enable_Aがそれぞれ供給され、かつ、出力端がトランジスタP1,N2のゲートに共通に接続されるNAND回路NAと、一方の入力端に入力信号input_Aが、他方の入力端にイネーブル信号enable_Aの反転信号がそれぞれ供給され、かつ、出力端がトランジスタN1,P2のゲートに共通に接続されるNOR回路NOとを備える。【選択図】図2

請求項（抜粋）：

第1の電源電位を供給する第1電源線と、 第2の電源電位を供給する第2電源線と、 出力ノードと 前記第1電源線及び前記出力ノードの間に接続される第1の第1導電型トランジスタと、 前記出力ノード及び前記第2電源線の間に接続される第1の第2導電型トランジスタと、 前記第2電源線に接続される一端と、前記第1の第2導電型トランジスタの制御端子に接続される制御端子を有する第2の第1導電型トランジスタと、 前記第1電源線に接続される一端と、前記第1の第1導電型トランジスタの制御端子に接続される制御端子とを有する第2の第2導電型トランジスタと、 入力信号が供給される第1入力端と、イネーブル信号が供給される第2入力端と、前記第1の第1導電型トランジスタの前記制御端子及び前記第2の第2導電型トランジスタの前記制御端子に共通に接続される第1出力端を有する第1の論理回路と、 前記入力信号が供給される第3入力端と、前記イネーブル信号の反転信号が供給される第4入力端と、前記第1の第2導電型トランジスタの前記制御端子及び前記第2の第1導電型トランジスタの前記制御端子に共通に接続される第2出力端を有する第2の論理回路とを備えることを特徴とする半導体装置。

IPC (2件)：

H03K 19/017 ,  G11C 11/409

FI (2件)：

H03K19/00 101F ,  G11C11/34 354P

Fターム (20件)：

5J056AA04 ,  5J056AA26 ,  5J056BB57 ,  5J056BB58 ,  5J056DD13 ,  5J056DD28 ,  5J056GG12 ,  5M024AA37 ,  5M024BB03 ,  5M024BB04 ,  5M024BB33 ,  5M024BB34 ,  5M024DD33 ,  5M024DD53 ,  5M024DD55 ,  5M024HH10 ,  5M024JJ58 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03