特許

J-GLOBAL ID：201403015342711750

リング発振器及び半導体装置

発明者： 森脇 真一
出願人/特許権者： 富士通セミコンダクター株式会社
代理人 (4件)： 青木 篤 ,  伊坪 公一 ,  樋口 外治 ,  小林 龍
公報種別：公開公報
出願番号（国際出願番号）：特願2013-017080
公開番号（公開出願番号）：特開2014-150353
出願日： 2013年01月31日
公開日（公表日）： 2014年08月21日
要約：

【課題】SRAMセルを形成する構成素子の立ち上がり遅延時間と立ち下がり遅延時間とを分離して測定できるリング発振器を提供する。【解決手段】リング発振器3は、リング接続される複数の遅延回路を有し、複数の遅延回路の少なくとも1つは、SRAMセル10のレイアウト形状と同一のレイアウト形状を有するレイアウト領域10aに形成される遅延素子12及び16と、遅延素子12及び16と並列に接続されるパス回路20とを有する。遅延素子12及び16は、複数の遅延回路の内の前段の遅延回路から遅延素子の入力端子に入力される信号の立ち上がり遷移又は立ち下がり遷移の何れか一方に応答して、複数の遅延回路の内の次段の遅延回路に出力信号を出力する。パス回路20は、一方の遷移の他方の遷移に応答して、次段の遅延回路に出力信号を出力する。【選択図】図9

請求項（抜粋）：

リング接続される複数の遅延回路を有するリング発振器であって、 前記複数の遅延回路の少なくとも1つは、SRAMセルのレイアウト形状と同一のレイアウト形状を有するレイアウト領域に形成される遅延素子と、前記遅延素子と並列に接続されるパス回路とを有し、 前記遅延素子は、前記複数の遅延回路の内の前段の遅延回路から前記遅延素子の入力端子に入力される信号の立ち上がり遷移又は立ち下がり遷移の何れか一方に応答して、前記複数の遅延回路の内の次段の遅延回路に出力信号を出力し、 前記パス回路は、前記一方の遷移の他方の遷移に応答して、前記次段の遅延回路に出力信号を出力することを特徴とするリング発振器。

IPC (7件)：

H03K 3/354 ,  G11C 29/12 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/11 ,  H01L 21/824 ,  H01L 27/10

FI (5件)：

H03K3/354 B ,  G11C29/00 671Z ,  H01L27/04 T ,  H01L27/10 381 ,  H01L27/10 481

Fターム (14件)：

5F038BG09 ,  5F038CA02 ,  5F038CD09 ,  5F038DF05 ,  5F038DT12 ,  5F038EZ20 ,  5F083BS27 ,  5F083GA30 ,  5F083LA21 ,  5F083ZA01 ,  5L106AA02 ,  5L106DD32 ,  5L106GG03 ,  5L106GG06

引用特許：

出願人引用 (1件)

• リング発振器及び半導体装置
  公報種別：公開公報   出願番号：特願2012-148493   出願人：富士通セミコンダクター株式会社