特許
J-GLOBAL ID：201403017061718694
プログラマブルロジックデバイスのための大きな乗算器
発明者：
,
出願人/特許権者：
代理人 (3件)：
山本 秀策
, 安村 高明
, 森下 夏樹
公報種別：特許公報
出願番号（国際出願番号）：特願2012-172915
公開番号（公開出願番号）：特開2012-248208
特許番号：特許第5400197号
出願日： 2012年08月03日
公開日（公表日）： 2012年12月13日
請求項（抜粋）：
【請求項1】 特殊処理ブロックの各々が第1の数の乗算器のユニット内に配置された第1の乗算器サイズの複数の乗算器を有している複数の特殊処理ブロックを有する集積回路における使用のための、前記第1の乗算器サイズよりも大きい第2の乗算器サイズの乗算演算を実行する方法であって、
前記方法は、
前記第2の乗算器サイズの乗算演算を異なるサイズの複数の乗算演算に分解することであって、前記異なるサイズの各々は、前記第2の乗算器サイズよりも小さい、ことと、
前記ユニットのうちの第1のユニットにおける前記第1の数の乗算器を用いて前記異なるサイズのうちの第1のサイズの乗算演算を実行することと、
前記ユニットのうちの前記第1のユニットとは異なる前記ユニットのうちの第2のユニットにおける前記乗算器のうちの1つを用いて前記異なるサイズのうちの第1のサイズよりも小さい前記異なるサイズのうちの第2のサイズの乗算演算を実行することと、
前記異なるサイズのうちの第3のサイズの複数の乗算演算を、前記異なるサイズのうちの第3のサイズの乗算演算のうちの各それぞれの乗算演算に対して、前記ユニットのうちの前記第1のユニット、前記第2のユニットとは異なる前記ユニットのうちの第3のユニットにおける乗算器のそれぞれのサブセットを用いて、実行することであって、前記第3のサイズは、前記異なるサイズのうちの第1のサイズよりも小さく、かつ、前記異なるサイズのうちの第2のサイズよりも大きい、ことと、
前記ユニットのうちの第3のユニット内の加算のために、前記異なるサイズのうちの第3のサイズの複数の乗算演算の出力を整列させて、前記異なるサイズのうちの第3のサイズの乗算演算の結果を形成することと、
前記異なるサイズのうちの前記第1、第2、第3のサイズの乗算演算の結果を加算することと
を含む、方法。
IPC (1件)：
FI (1件)：
前のページに戻る
