特許

J-GLOBAL ID：201403020312331299

半導体装置の製造方法及び半導体装置

発明者： 金子 裕一
出願人/特許権者： ラピスセミコンダクタ株式会社
代理人 (3件)： 中島 淳 ,  加藤 和詳 ,  福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2013-085098
公開番号（公開出願番号）：特開2014-207382
出願日： 2013年04月15日
公開日（公表日）： 2014年10月30日
要約：

【課題】オン抵抗を低減すると共に、抗折強度の向上を実現することができる、半導体装置の製造方法及び半導体装置を提供する。【解決手段】第1工程では、N+型半導体基板20及びN-型エピタキシャル層22によるウエハ100上に半導体素子を形成する。ガードリング34及び保護膜28も形成する。第2工程では、バックグラインディングにより、ウエハ100(N+型半導体基板20)の裏面を所望の厚さに研削して破砕面50を形成する。第3工程では、ウエハ100(N+型半導体基板20)の破砕面50のガードリング領域62に対応する領域にレーザアニールを行う。レーザアニールされたレーザアニール領域70は、破砕面50が溶融し、平坦化される。第4工程では、ウエハ100(N+型半導体基板20)の裏面にバックメタル電極24を形成する。第5工程では、ダイシングを行って、半導体装置10を個片化する。【選択図】図1

請求項（抜粋）：

基板の第1の面に半導体素子部を形成するステップと、 前記第1の面と対向する前記基板の第2の面に研削処理を施して破砕面を形成するステップと、 前記第2の面の前記破砕面の所定の位置に対して破砕面除去処理を行うステップと、 前記第2の面に電極を形成するステップと、 を備えた半導体装置の製造方法。

IPC (2件)：

H01L 21/304 ,  H01L 21/301

FI (3件)：

H01L21/304 622P ,  H01L21/78 L ,  H01L21/304 631

Fターム (9件)：

5F057AA05 ,  5F057BA21 ,  5F057BC05 ,  5F057CA14 ,  5F057CA36 ,  5F057DA11 ,  5F063AA05 ,  5F063DD59 ,  5F063DD95