特許
J-GLOBAL ID:201403020844665160

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 速水 進治 ,  天城 聡
公報種別:公開公報
出願番号(国際出願番号):特願2012-252598
公開番号(公開出願番号):特開2014-103169
出願日: 2012年11月16日
公開日(公表日): 2014年06月05日
要約:
【課題】設計が容易であり、かつ安定的な動作を実現することが可能な半導体装置を得る。【解決手段】第1導電型のドレイン領域上に設けられた第2導電型のベース領域BR1と、ベース領域BR1の外周端を覆うように設けられ、かつベース領域BR1よりも薄い不純物濃度を有する第2導電型の外周ウェル領域OW1と、外周ウェル領域OW1と重ならないよう半導体基板に埋め込まれた埋込電極BE1と、埋込電極BE1に接続され、かつそれぞれがソース領域に隣接するよう半導体基板に埋め込まれた複数のゲート電極GE1と、平面視で外周ウェル領域OW1の一部と重なるよう半導体基板上に設けられ、かつ埋込電極BE1と接続するゲート配線GL1と、半導体基板上に設けられ、かつ外周ウェル領域OW1のうち平面視でゲート配線GL1と重ならない部分と接続する接地電極GR1と、を備える。【選択図】図1
請求項(抜粋):
半導体基板と、 前記半導体基板の裏面側に設けられた第1導電型のドレイン領域と、 前記ドレイン領域上に設けられた前記第1導電型とは異なる第2導電型のベース領域と、 前記ベース領域内に設けられた前記第1導電型の複数のソース領域と、 前記ベース領域の外周端を覆うように前記半導体基板に設けられ、かつ前記ベース領域よりも薄い不純物濃度を有する前記第2導電型の外周ウェル領域と、 平面視で前記外周ウェル領域よりも前記ベース領域の内側に位置し、かつ前記外周ウェル領域と重ならないよう、前記半導体基板の表面側に埋め込まれた埋込電極と、 平面視で前記埋込電極よりも前記ベース領域の内側に位置し、前記埋込電極に電気的に接続され、かつそれぞれが前記ソース領域に隣接するよう前記半導体基板の前記表面側に埋め込まれた複数のゲート電極と、 平面視で前記外周ウェル領域の一部と重なるよう前記半導体基板の前記表面上に設けられ、かつ第1コンタクトを介して前記埋込電極と接続するゲート配線と、 前記半導体基板の前記表面上に設けられ、かつ第2コンタクトを介して前記外周ウェル領域のうち平面視で前記ゲート配線と重ならない部分と接続する接地電極と、 を備える半導体装置。
IPC (4件):
H01L 29/78 ,  H01L 29/06 ,  H01L 27/088 ,  H01L 21/823
FI (5件):
H01L29/78 652P ,  H01L29/78 653A ,  H01L29/78 652K ,  H01L29/78 656C ,  H01L27/08 102E
Fターム (20件):
5F048AB03 ,  5F048AC01 ,  5F048AC06 ,  5F048BB02 ,  5F048BB19 ,  5F048BC02 ,  5F048BC03 ,  5F048BC06 ,  5F048BC12 ,  5F048BD07 ,  5F048BE09 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048BF18 ,  5F048BH01 ,  5F048BH04 ,  5F048BH05 ,  5F048CB07 ,  5F048DA24

前のページに戻る