特許

J-GLOBAL ID：201403022103769000

半導体装置

発明者： 渡邉 由布子
出願人/特許権者： ピーエスフォー ルクスコ エスエイアールエル
代理人 (4件)： 鷲頭 光宏 ,  緒方 和文 ,  黒瀬 泰之 ,  三谷 拓也
公報種別：公開公報
出願番号（国際出願番号）：特願2013-008718
公開番号（公開出願番号）：特開2014-139995
出願日： 2013年01月21日
公開日（公表日）： 2014年07月31日
要約：

【課題】プリチャージ特性を維持しつつ、ビット線イコライズ回路の占有面積を抑える。【解決手段】半導体装置のイコライズ回路EQにおいて、拡散層領域SDT1,SDB1には、ビット線BLT1,BLB1それぞれと接続するためのコンタクト導体CE1,CE2が設置される。拡散層領域SDEQは、X方向に延伸し、プリチャージ電位が供給される。各拡散領域の境界には、これらの拡散領域を接続する直線状のゲート電極Gが形成される。拡散層領域SDT1,SDB1は互いに分離されている。【選択図】図6

請求項（抜粋）：

第1のビット線が接続される第1の拡散層領域と、 前記第1の拡散層領域から見て第1の方向に位置し、第2のビット線が接続される第2の拡散層領域と、 前記第1および第2の拡散層領域から見て前記第1の方向と交差する第2の方向に位置し、第1の電位が供給される第3の拡散層領域と、 第1の部分と、第2の部分と、前記第1および第2の部分によって前記第1の方向に挟まれた第3の部分とを有するゲート電極と、 前記ゲート電極の前記第1から第3の部分にそれぞれ覆われた第1から第3のチャネル領域を含む複数のチャネル領域と、を備え、 前記第1の拡散層領域と前記第3の拡散層領域は、前記第1のチャネル領域を介して接続され、 前記第2の拡散層領域と前記第3の拡散層領域は、前記第2のチャネル領域を介して接続され、 前記第1の拡散層領域と前記第2の拡散層領域は、前記第1から第3のチャネル領域を介して接続されることを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/824

FI (2件)：

H01L27/10 681F ,  H01L27/10 681G

Fターム (9件)：

5F083AD00 ,  5F083GA09 ,  5F083LA03 ,  5F083LA10 ,  5F083LA12 ,  5F083LA21 ,  5F083MA06 ,  5F083MA20 ,  5F083ZA01