特許

J-GLOBAL ID：201403026168077011

半導体層の製造方法

発明者： 鎌田 塁 ,  堂本 達也
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2012-144601
公開番号（公開出願番号）：特開2014-011188
出願日： 2012年06月27日
公開日（公表日）： 2014年01月20日
要約：

【課題】大面積で作製しても高い光電変換効率が得られる半導体層の製造方法を提供する。【解決手段】半導体層の製造方法は、第1主面およびその反対側の第2主面を有する基板1の第1主面上に金属元素を含む皮膜が配されている基体Aを準備する工程と、基体Aよりも外形の大きい第3主面を有する板状部材100の第3主面に、基体Aを第3主面の外周よりも内側に位置するように固定して、基体Aと板状部材100とから成る積層体AAを作製する工程と、積層体AAを加熱炉101内に配置する工程と、加熱炉101内にカルコゲン元素を供給しながら加熱して、皮膜を金属カルコゲナイドを含む半導体層にする工程とを具備する。【選択図】図12

請求項（抜粋）：

第1主面およびその反対側の第2主面を有する基板の前記第1主面上に金属元素を含む皮膜が配されている基体を準備する工程と、 前記基体よりも外形の大きい第3主面を有する板状部材の前記第3主面に、前記基体を前記第3主面の外周よりも内側に位置するように固定して、前記基体と前記板状部材とから成る積層体を作製する工程と、 該積層体を加熱炉内に配置する工程と、 該加熱炉内にカルコゲン元素を供給しながら加熱して、前記皮膜を金属カルコゲナイドを含む半導体層にする工程と を具備する半導体層の製造方法。

IPC (1件)：

H01L 31/06

FI (1件)：

H01L31/04 E

Fターム (5件)：

5F151AA10 ,  5F151BA12 ,  5F151CB24 ,  5F151CB29 ,  5F151CB30