特許
J-GLOBAL ID：201403027725455390

積層セラミックキャパシタ、その製造方法、積層セラミックキャパシタが内蔵された印刷回路基板及び積層セラミックキャパシタの研磨装置

発明者：
オ・ドク・ソク

オ・ドク・ソク について

, 
チェ・ウン・ヒュク

チェ・ウン・ヒュク について

, 
ジョン・ジュン・ヒュン

ジョン・ジュン・ヒュン について

, 
ジョン・ジン・マン

ジョン・ジン・マン について


出願人/特許権者：
サムソン エレクトロ-メカニックス カンパニーリミテッド.

サムソン エレクトロ-メカニックス カンパニーリミテッド. について


代理人 (2件)： 加藤 公延 ,  福川 晋矢
公報種別：公開公報
出願番号（国際出願番号）：特願2013-132334
公開番号（公開出願番号）：特開2014-146781
出願日： 2013年06月25日
公開日（公表日）： 2014年08月14日
要約：
【課題】チッピング不良を防止し、容量減少による容量不良を改善するセラミック本体の研磨寸法が適用された積層セラミックキャパシタを提供する。【解決手段】誘電体層11、カバー層12a,12b、及び誘電体層11を介して対向配置される第1及び第2内部電極を含む0603サイズのセラミック本体10と、第1内部電極21と電気的に連結される第1外部電極31及び第2内部電極22と電気的に連結される第2外部電極32とを含み、セラミック本体10のL-T断面において、一辺がセラミック本体10の第1主面の中心部と平行で、且つ対角線方向の頂点がセラミック本体10の外部面に位置する一辺の長さが30μmである正方形を定義し、正方形内でセラミック本体を除いた領域の広さをA-out、カバー層12a,12bの厚さをtとするとき、10μm2≦A-out及びA-out/t≦3.5mを満たす。【選択図】図1
請求項（抜粋）：
誘電体層、カバー層、及び上記誘電体層を介して対向配置される第1内部電極及び第2内部電極を含む0603サイズのセラミック本体と、 前記第1内部電極と電気的に連結される第1外部電極及び前記第2内部電極と電気的に連結される第2外部電極と、を含み、 前記セラミック本体のL-T断面において、一辺が前記セラミック本体の第1主面の中心部と平行で、且つ対角線方向の頂点が前記セラミック本体の外部面に位置する一辺の長さが30μmである正方形を定義し、前記正方形内でセラミック本体を除いた領域の広さをA-out、前記カバー層の厚さをtとするとき、10μm2≦A-out及びA-out/t≦3.5mを満たす積層セラミックキャパシタ。
IPC (4件)：
H01G 4/12 ,  H01G 2/06 ,  H01G 4/30 ,  H01G 13/00
FI (6件)：
H01G4/12 349 ,  H01G1/035 D ,  H01G4/12 364 ,  H01G4/30 301E ,  H01G4/30 311F ,  H01G13/00 391Z
Fターム (27件)：
5E001AB03 ,  5E001AC09 ,  5E001AE02 ,  5E001AE03 ,  5E001AF06 ,  5E001AH01 ,  5E001AH05 ,  5E001AH06 ,  5E001AJ02 ,  5E082AA01 ,  5E082AB03 ,  5E082BC38 ,  5E082BC39 ,  5E082CC03 ,  5E082EE04 ,  5E082EE23 ,  5E082EE35 ,  5E082FF05 ,  5E082FG04 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082GG10 ,  5E082JJ03 ,  5E082LL02 ,  5E082LL03 ,  5E082PP09
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM