半導体装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (5件)：三好秀和 , 岩▲崎▼ 幸邦 , 高橋俊一 , 伊藤正和 , 高松俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2012-282188
公開番号（公開出願番号）：特開2014-127547
出願日： 2012年12月26日
公開日（公表日）： 2014年07月07日
要約：

【課題】面積効率を向上して、集積度を高めた半導体装置の製造方法を提供する。【解決手段】ソース領域4、及びウェル領域3を貫通して溝5を形成する第1の工程と、溝5直下のドリフト領域2内にアノード領域6を形成する第2の工程と、ゲート絶縁膜7を介して溝5内にゲート電極8を埋設する第3の工程を有する。更に、ゲート電極8にコンタクトホール10を形成する第4の工程と、コンタクトホール10の内壁に形成された内壁絶縁膜11にて、該コンタクトホール10内がゲート電極8と絶縁された状態で、該コンタクトホール10内にアノード領域6と電気的に接続されるソース電極13を形成する第5の工程とを備える。【選択図】図16

請求項（抜粋）：

半導体基板の一方の主面上に形成された第1導電型のドリフト領域と、前記ドリフト領域内に形成された第2導電型のウェル領域と、前記ウェル領域内に形成された第1導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、前記ドリフト領域をカソード領域とし、前記カソード領域と接触するアノード領域を有するダイオードと、を備えた半導体装置を製造する半導体装置の製造方法において、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第1の工程と、前記溝の底部または前記溝の直下の前記ドリフト領域内に、前記アノード領域を形成する第2の工程と、ゲート絶縁膜を介して前記溝内に前記ゲート電極を埋設する第3の工程と、前記ゲート電極に前記アノード領域の表面を露出させるコンタクトホールを形成する第4の工程と、前記コンタクトホールの内壁に形成された内壁絶縁膜にて、該コンタクトホール内が前記ゲート電極と絶縁された状態で、該コンタクトホール内に前記アノード領域と電気的に接続されるソース電極を形成する第5の工程と、を有することを特徴とする半導体装置の製造方法。

IPC (9件)：

H01L 27/04 , H01L 29/78 , H01L 21/336 , H01L 29/12 , H01L 29/41 , H01L 21/28 , H01L 27/06 , H01L 21/823 , H01L 27/088

FI (14件)：

H01L29/78 657A , H01L29/78 653C , H01L29/78 652J , H01L29/78 652M , H01L29/78 658G , H01L29/78 658A , H01L29/78 658F , H01L29/78 652T , H01L29/78 652S , H01L29/78 652F , H01L29/44 L , H01L21/28 301B , H01L27/06 102A , H01L27/08 102E

Fターム (45件)：

4M104AA03 , 4M104AA04 , 4M104AA07 , 4M104AA10 , 4M104BB01 , 4M104BB02 , 4M104BB05 , 4M104BB14 , 4M104BB16 , 4M104BB21 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104BB40 , 4M104CC01 , 4M104CC05 , 4M104DD26 , 4M104DD35 , 4M104DD37 , 4M104DD43 , 4M104DD44 , 4M104DD66 , 4M104DD78 , 4M104DD84 , 4M104FF02 , 4M104FF07 , 4M104FF11 , 4M104FF27 , 4M104GG02 , 4M104GG09 , 4M104GG14 , 4M104HH14 , 5F048AB07 , 5F048AC10 , 5F048BA14 , 5F048BB02 , 5F048BB06 , 5F048BB11 , 5F048BB19 , 5F048BC03 , 5F048BC12 , 5F048BD07 , 5F048BF06 , 5F048BF16

前のページに戻る