特許

J-GLOBAL ID：201403029058466801

半導体装置

発明者： 一之瀬 一仁
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (4件)： 筒井 大和 ,  菅田 篤志 ,  筒井 章子 ,  坂次 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2012-215040
公開番号（公開出願番号）：特開2014-072237
出願日： 2012年09月27日
公開日（公表日）： 2014年04月21日
要約：

【課題】裏面照射型のCMOSイメージセンサの製品歩留まりを向上させる。【解決手段】信号配線M3と同一層の金属膜からなるダミー配線DMを画素部に形成することにより、平面視において画素部の領域に対する信号配線M3およびダミー配線DMの占有率と周辺回路部の領域に対する信号配線M3の占有率とを同じにして、信号配線M3およびダミー配線DMを覆う絶縁膜IL4の表面における画素部と周辺回路部との境界部分の段差を50nm以下とする。さらに、信号配線M3およびダミー配線DMを覆う絶縁膜IL4には、硬さが1.0GPa以上の絶縁膜を用いる。【選択図】図2

請求項（抜粋）：

平面視において互いに異なる領域に、光電変換を行う複数の画素から構成される画素部および周辺回路部を有する半導体装置であって、 主面、および前記主面と反対側の裏面を有する第1基板と、 前記第1基板の前記主面側の前記画素部および前記周辺回路部にそれぞれ形成された複数層の配線と、 前記複数層の配線のうち最上層の配線を覆って、前記第1基板の前記主面側の前記画素部および前記周辺回路部にわたって形成された絶縁膜と、 前記絶縁膜の表面に接合された第2基板と、 前記第1基板の前記裏面側の前記画素部に形成された複数のレンズと、 を備え、 平面視において前記画素部の領域に対する前記画素部に形成された前記最上層の配線の占有率と前記周辺回路部の領域に対する前記周辺回路部に形成された前記最上層の配線の占有率とが同じである。

IPC (2件)：

H01L 27/146 ,  H04N 5/369

FI (2件)：

H01L27/14 A ,  H04N5/335 690

Fターム (23件)：

4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA03 ,  4M118CA34 ,  4M118DD04 ,  4M118DD12 ,  4M118EA01 ,  4M118EA14 ,  4M118EA15 ,  4M118FA27 ,  4M118FA28 ,  4M118FA33 ,  4M118GA02 ,  4M118GB04 ,  4M118GC07 ,  4M118GD04 ,  4M118GD07 ,  5C024AX01 ,  5C024CX41 ,  5C024CY47 ,  5C024EX43 ,  5C024GX24