特許

J-GLOBAL ID：201403029515973293

マスタスライス方式の半導体集積回路及びその製造方法

発明者： 小森 百合
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-241941
公開番号（公開出願番号）：特開2014-093364
出願日： 2012年11月01日
公開日（公表日）： 2014年05月19日
要約：

【課題】短TAT化及び素子利用率を向上させることができるマスタスライス方式の半導体集積回路及びマスタスライス方式の半導体集積回路の製造方法を提供すること。【解決手段】本発明の一態様であるマスタスライス方式の半導体集積回路100は、半導体基板上に形成されたMOSトランジスタのゲート3及びポリシリコン層6を有する。ポリシリコン層6は、半導体基板上に形成されたMOSトランジスタのゲート3と電気的に絶縁され、半導体基板1上に形成された素子を覆って形成される。【選択図】図1A

請求項（抜粋）：

半導体基板上に形成された第1の導電層と、 前記第1の導電層上に前記第1の導電層と電気的に絶縁されて形成され、前記半導体基板上に形成された素子を覆う第2の導電層と、を備える、 マスタスライス方式の半導体集積回路。

IPC (4件)：

H01L 21/82 ,  H01L 27/118 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H01L21/82 M ,  H01L27/04 A ,  H01L27/04 C ,  H01L27/04 P

Fターム (21件)：

5F038AC03 ,  5F038AC05 ,  5F038AC09 ,  5F038AC14 ,  5F038AR20 ,  5F038CA02 ,  5F038CA04 ,  5F038CD18 ,  5F038EZ20 ,  5F064AA03 ,  5F064CC09 ,  5F064CC10 ,  5F064CC22 ,  5F064CC23 ,  5F064DD05 ,  5F064EE05 ,  5F064EE12 ,  5F064EE23 ,  5F064EE27 ,  5F064EE36 ,  5F064EE56