特許

J-GLOBAL ID：201403039050210960

半導体積層構造、面発光レーザアレイ、および光学機器

発明者： 内田 達朗
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 阿部 琢磨 ,  黒岩 創吾
公報種別：公開公報
出願番号（国際出願番号）：特願2013-104310
公開番号（公開出願番号）：特開2014-225575
出願日： 2013年05月16日
公開日（公表日）： 2014年12月04日
要約：

【課題】基板の反りを抑制し、熱抵抗の増大および熱による素子の基本特性の劣化を抑制することが可能となる半導体積層構造を提供する。【解決手段】本発明の半導体積層構造は、半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号である。【選択図】 図1

請求項（抜粋）：

半導体基板と、前記半導体基板の上に配置された半導体多層膜と、前記半導体基板と前記半導体多層膜との間に配置された歪み補償層とを有する半導体積層構造であって、 前記半導体多層膜は、第一の歪みを有する層と第二の歪みを有する層とのペア層が複数積層され、前記第一の歪み及び前記第二の歪みの和が、圧縮性または引張性の歪みの和である構成を有し、 前記歪み補償層の歪みは、前記第一の歪みと前記第二の歪みの和と逆の符号であることを特徴とする半導体積層構造。

IPC (2件)：

H01L 21/205 ,  H01S 5/183

FI (2件)：

H01L21/205 ,  H01S5/183

Fターム (25件)：

5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AB19 ,  5F045AF04 ,  5F045BB11 ,  5F045CA12 ,  5F045DA52 ,  5F045DA53 ,  5F045DA54 ,  5F045DA69 ,  5F173AC03 ,  5F173AC13 ,  5F173AC14 ,  5F173AC35 ,  5F173AC42 ,  5F173AC52 ,  5F173AC70 ,  5F173AG20 ,  5F173AH06 ,  5F173AP05 ,  5F173AR72 ,  5F173AR99