特許
J-GLOBAL ID：201403041073447279
アナログデータ処理ユニットを備えるアセンブリ及び当該アセンブリを使用する方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
杉村 憲司
, 福尾 誠
, 石井 裕充
公報種別：公表公報
出願番号（国際出願番号）：特願2014-513057
公開番号（公開出願番号）：特表2014-523663
出願日： 2011年06月01日
公開日（公表日）： 2014年09月11日
要約：
アナログ信号経路及び増幅器を備えるアナログ信号処理ユニット内のダイナミックレンジを高めるために、自動利得制御ユニットは信号経路に結合される。増幅されたアナログ信号の出力にはさらに、利得情報出力のアナログ又はデジタル信号として利得情報を提供する。この情報は、例えば自動ノイズ圧縮によって信号を更に処理するために又は更なる信号処理ユニットを制御するために用いることができる。【選択図】図1
請求項（抜粋）：
アナログ信号処理ユニット(SPU)を有するアセンブリであって、
アナログ信号入力端(INA)及びアナログ信号出力端(OUTA)と、
前記信号入力端と前記信号出力端との間に結合された第1の信号経路(SL)と、
前記信号経路内で前記アナログ信号入力端に結合された第1の増幅器(LNA)と、
前記信号経路に結合され、前記信号経路における信号振幅に応じて前記増幅器の利得を制御する自動利得制御ユニット(AGC)と、
前記信号処理ユニットと外部回路との間のインタフェースへ現在の利得についての情報を伝達する利得情報出力端(DGI)と、
を備えることを特徴とするアセンブリ。
IPC (4件)：
H03G 3/30
, H03G 3/20
, H04R 3/00
, H04R 19/04
H03G3/30 B
, H03G3/20 B
, H03G3/20 E
, H04R3/00 320
, H04R19/04
5D021CC00
, 5D220BA01
, 5D220BA08
, 5D220BA17
, 5D220BC08
, 5J100JA01
, 5J100LA09
, 5J100LA11
, 5J100QA01
