特許
J-GLOBAL ID:201403042305838683

薄膜型チップ素子およびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 加藤 公延 ,  福川 晋矢
公報種別:公開公報
出願番号(国際出願番号):特願2013-239712
公開番号(公開出願番号):特開2014-107559
出願日: 2013年11月20日
公開日(公表日): 2014年06月09日
要約:
【課題】透磁率およびインピーダンス特性が向上し、良い外観を維持できる薄膜型チップ素子を提供する。【解決手段】薄膜型チップ素子100は、基板110と、基板上に形成されたコイルパターン120と、コイルパターンの一部を露出させるキャビティを有するキャビティ定義パターン130と、キャビティに充填された充填層、および充填層の表面を覆う表面層を有する磁性層140を含む。前記充填層は前記表面層と隣接する表面に形成されたポア(pore)を有し、前記表面層は前記ポアを充填する。【選択図】図1
請求項(抜粋):
基板と、 前記基板上に形成されたコイルパターンと、 前記コイルパターンの一部を露出させるキャビティを定義するキャビティ定義パターンと、 前記キャビティに充填された充填層、および 前記充填層の表面を覆う表面層を含む薄膜型チップ素子。
IPC (4件):
H01F 17/04 ,  H01F 17/00 ,  H01F 27/29 ,  H01F 41/04
FI (4件):
H01F17/04 F ,  H01F17/00 D ,  H01F15/10 C ,  H01F41/04 C
Fターム (10件):
5E062DD01 ,  5E062FF01 ,  5E070AA01 ,  5E070AB02 ,  5E070AB03 ,  5E070BA11 ,  5E070BB03 ,  5E070CB13 ,  5E070DA13 ,  5E070EA01
引用特許:
審査官引用 (3件)

前のページに戻る