特許
J-GLOBAL ID:201403045744429802
薄膜トランジスタ及びその製造方法
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2012-256540
公開番号(公開出願番号):特開2014-107280
出願日: 2012年11月22日
公開日(公表日): 2014年06月09日
要約:
【課題】信頼性の高い薄膜トランジスタおよびその製造方法を提供すること。【解決手段】基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上における前記ゲート電極上に形成された半導体層と、2つの露出領域に分ける様に前記半導体層の一部を覆うように形成された保護膜と、前記半導体層及び前記保護膜の一部を覆うように形成されたソース電極及びドレイン電極と、を有する薄膜トランジスタであって、 前記保護膜と前記ソース電極との間及び/又は前記保護層と前記ドレイン電極との間にレジスト層を有することを特徴とする薄膜トランジスタとしたもの。【選択図】図1
請求項(抜粋):
基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上における前記ゲート電極上に形成された半導体層と、2つの露出領域に分ける様に前記半導体層の一部を覆うように形成された保護膜と、前記半導体層及び前記保護膜の一部を覆うように形成されたソース電極及びドレイン電極と、を有する薄膜トランジスタであって、
前記保護膜と前記ソース電極との間及び/又は前記保護層と前記ドレイン電極との間にレジスト層を有することを特徴とする薄膜トランジスタ。
IPC (4件):
H01L 29/786
, H01L 21/336
, G09F 9/30
, G02F 1/136
FI (4件):
H01L29/78 619A
, H01L29/78 618B
, G09F9/30 338
, G02F1/1368
Fターム (92件):
2H092JA26
, 2H092JA29
, 2H092JB57
, 2H092JB63
, 2H092JB69
, 2H092KA04
, 2H092KA05
, 2H092KA08
, 2H092KA12
, 2H092KA13
, 2H092KA22
, 2H092KA23
, 2H092KB24
, 2H092MA05
, 2H092MA08
, 2H092MA09
, 2H092MA17
, 2H092NA21
, 5C094AA31
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094DA13
, 5C094FB14
, 5C094GB10
, 5C094HA05
, 5C094HA08
, 5F110AA14
, 5F110AA26
, 5F110BB01
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE07
, 5F110EE15
, 5F110EE42
, 5F110EE43
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF09
, 5F110FF27
, 5F110FF28
, 5F110FF29
, 5F110FF30
, 5F110FF33
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG14
, 5F110GG15
, 5F110GG25
, 5F110GG42
, 5F110GG43
, 5F110GG44
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK22
, 5F110HK32
, 5F110HK33
, 5F110HK34
, 5F110HK35
, 5F110HK38
, 5F110NN03
, 5F110NN16
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN28
, 5F110NN33
, 5F110NN34
, 5F110NN35
, 5F110NN36
, 5F110NN73
, 5F110QQ06
前のページに戻る