特許
J-GLOBAL ID：201403046273568455
半導体装置の製造方法および半導体装置
発明者：
,
出願人/特許権者：
代理人 (4件)：
筒井 大和
, 菅田 篤志
, 筒井 章子
, 坂次 哲也
公報種別：公開公報
出願番号（国際出願番号）：特願2012-230229
公開番号（公開出願番号）：特開2014-082385
出願日： 2012年10月17日
公開日（公表日）： 2014年05月08日
要約：
【課題】半導体装置の信頼性を向上させる。【解決手段】リードフレームLFのリード4の一部に予め貫通孔4thを設け、貫通孔4thを栓部材4spで塞いだ状態で、リード4の一部を樹脂で封止して封止体6を形成する。封止体6を形成した後、貫通孔4thを塞いでいた栓部材4spを取り除き、貫通孔4thの内側面4icを露出させる。この状態で、リードフレームLFに対してめっき処理を施すことにより、リード4の内側面4icに金属膜を形成することができる。この金属膜が形成された内側面4icは、リード4を切断した後に、リード4に残る。【選択図】図25
請求項（抜粋）：
(a)チップ搭載部と、前記チップ搭載部と離間して第1方向に沿って配列され、かつ、第1上面から前記第1上面とは反対側の第1下面にかけて貫通孔が形成され、前記貫通孔を埋めるように第1部材が挿入された複数のリードと、平面視において前記チップ搭載部と前記複数のリードの周囲とを囲むように設けられた枠部を有するリードフレームを準備する工程と、
(b)前記(a)工程の後、複数の電極パッドが形成された表面を有する半導体チップを前記リードフレームの前記チップ搭載部上に搭載する工程と、
(c)前記(b)工程の後、前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数の導電性部材を介してそれぞれ電気的に接続する工程と、
(d)前記(c)工程の後、前記複数のリードのそれぞれの前記第1下面と前記第1上面のうち前記貫通孔が形成された部分とが露出するように、前記半導体チップ、前記複数の導電性部材、および前記複数のリードのそれぞれの一部を封止樹脂で封止して封止体を形成する工程と、
(e)前記(d)工程の後、前記複数のリードの前記貫通孔に挿入された前記第1部材を除去する工程と、
(f)前記(e)工程の後、前記貫通孔の内面を含む、前記リードフレームの前記封止体から露出した領域に金属膜を形成する工程と、
(g)前記貫通孔を跨ぐ位置において、前記複数のリードのそれぞれを前記第1方向に沿って切断し、前記複数のリードを前記リードフレームの前記枠部から切り離す工程と、を有する半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L23/50 N
, H01L23/12 L
5F067AA01
, 5F067AA13
, 5F067AB04
, 5F067BC01
, 5F067DC12
, 5F067DE01
, 5F067EA04
