特許
J-GLOBAL ID:201403046451877106

I2C通信スレーブ装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2013-112709
公開番号(公開出願番号):特開2014-232414
出願日: 2013年05月29日
公開日(公表日): 2014年12月11日
要約:
【課題】I2C通信スレーブ装置に内蔵されるCPUが他の処理のためにI2C通信ができないときにも、I2C通信スレーブ装置はI2Cバスを占有せず、他の通信を阻害しないようにする。【解決手段】I2Cバスを介してマスタと接続され、固有スレーブアドレスが付与され、CPUを備える、I2C通信スレーブ装置であって、マスタがアクセスを要求する要求スレーブアドレスを受信し、前記要求スレーブアドレスが前記固有スレーブアドレスと一致する場合に、アクノリッジを応答するか不応答とするかを、前記CPUによって指定することができるように構成される。【選択図】図1
請求項(抜粋):
I2Cバスに接続されるI2Cインターフェース回路とCPUとを備えるI2C通信スレーブ装置であって、 前記I2Cインターフェース回路は、付与されたスレーブアドレスを保持し、前記I2Cバスから受信したデータと前記スレーブアドレスとのアドレス比較を、前記CPUによってイネーブルまたはディセーブルする制御を可能に構成され、 前記I2Cインターフェース回路は、前記アドレス比較がイネーブルのときには前記アドレス比較の結果が一致の場合に、前記I2Cバスを介してアクノリッジを応答し、前記アドレス比較がディセーブルのときには前記アドレス比較の結果の一致、不一致に関わらずアクノリッジを応答しない、 I2C通信スレーブ装置。
IPC (3件):
G06F 13/362 ,  G06F 13/42 ,  G06F 13/38
FI (3件):
G06F13/362 520B ,  G06F13/42 310 ,  G06F13/38 350
Fターム (4件):
5B061BC07 ,  5B077AA17 ,  5B077BA09 ,  5B077FF11

前のページに戻る