特許

J-GLOBAL ID：201403047656248507

トランジスタおよびその製造方法、並びに半導体装置の製造方法および表示装置の製造方法

発明者： 野元 章裕 ,  勝原 真央 ,  栗原 研一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-199098
公開番号（公開出願番号）：特開2014-056850
出願日： 2012年09月11日
公開日（公表日）： 2014年03月27日
要約：

【課題】歩留り良く製造可能なトランジスタおよびその製造方法、並びに半導体装置の製造方法および表示装置の製造方法を提供する【解決手段】ゲート電極を形成する工程と、ゲート絶縁膜を間にして前記ゲート電極に対向する、有機絶縁膜および有機半導体膜の積層膜を形成する工程と、前記有機半導体膜をパターニングする工程とを含むトランジスタの製造方法。【選択図】図1

請求項（抜粋）：

ゲート電極を形成する工程と、 ゲート絶縁膜を間にして前記ゲート電極に対向する、有機絶縁膜および有機半導体膜の積層膜を形成する工程と、 前記有機半導体膜をパターニングする工程と を含むトランジスタの製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 51/05 ,  H01L 51/40

FI (6件)：

H01L29/78 618A ,  H01L29/78 618B ,  H01L29/78 619A ,  H01L29/78 617V ,  H01L29/28 100A ,  H01L29/28 310L

Fターム (35件)：

5F110AA26 ,  5F110BB02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD12 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG05 ,  5F110GG25 ,  5F110GG41 ,  5F110GG42 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK21 ,  5F110NN12 ,  5F110NN16 ,  5F110NN27 ,  5F110NN72