特許
J-GLOBAL ID:201403047795829450
レベルシフト回路及びそれを用いたデジタル-アナログ変換器
発明者:
,
出願人/特許権者:
代理人 (3件):
森 哲也
, 小西 恵
, 田中 秀▲てつ▼
公報種別:公開公報
出願番号(国際出願番号):特願2012-194569
公開番号(公開出願番号):特開2014-053652
出願日: 2012年09月04日
公開日(公表日): 2014年03月20日
要約:
【課題】回路規模が小さく、かつ、低速動作可能なレベルシフト回路を提供すること。【解決手段】P型MOSトランジスタTr011は制御信号C11にしたがって動作し、N型MOSトランジスタTr012は制御信号C12にしたがって動作する。制御信号C11とC12はP型MOSトランジスタTr011とN型MOSトランジスタTr012が同時にオンしないような制御信号される。制御信号C12は入力信号D1_iと制御信号C13とを入力とする論理回路011にて生成される。出力端子には寄生容量にて構成された容量Cpが付加され、容量Cpにて出力信号レベルを保持する。電流源113は容量Cpが電源P01の電位を保つよう電荷を供給する。【選択図】図1
請求項(抜粋):
第1の電位と基準電位との2つの電位を有する入力信号を、前記第1の電位とは異なる第3の電位と前記基準電位との2つの電位を有する出力信号にレベル変換するレベルシフト回路であって、
ソース端子が前記第3の電位を有する電源に接続された第1のMOSトランジスタと、
ソース端子が前記第1の電位を有する電源に接続され、かつ、前記第1のMOSトランジスタとは相補的な極性を有する第2のMOSトランジスタと、を含み、
前記第1のMOSトランジスタのドレイン端子と前記第2のMOSトランジスタのドレイン端子が接続されており、
前記第1のMOSトランジスタは、第1の制御信号にしたがって動作し、
前記第2のMOSトランジスタは、第2の制御信号にしたがって動作し、
前記第2の制御信号は、レベルシフトされる入力信号に応じて生成され、
前記第1の制御信号と前記第2の制御信号は、前記第1のMOSトランジスタと前記第2のMOSトランジスタとが同時にオンしないよう制御された信号であり、
前記ドレイン同士の接続点に付加された容量に対して、前記第3の電位と第1の電位とに充放電を行うことによって、前記入力信号をレベル変換する回路であって、
前記ドレイン同士の接続点に付加された容量に対して充電された前記第3の電位を保つよう、前記ドレイン同士の接続点に電流源が接続されていることを特徴とするレベルシフト回路。
IPC (1件):
FI (1件):
Fターム (8件):
5J056AA11
, 5J056BB17
, 5J056BB57
, 5J056CC01
, 5J056CC21
, 5J056DD29
, 5J056DD51
, 5J056KK01
引用特許:
出願人引用 (4件)
-
レベルシフタ回路及びそれを用いた表示素子駆動回路
公報種別:公開公報
出願番号:特願2005-023863
出願人:シャープ株式会社
-
ダイナミック回路
公報種別:公開公報
出願番号:特願2004-160084
出願人:株式会社ルネサステクノロジ
-
半導体集積回路
公報種別:公開公報
出願番号:特願2003-172715
出願人:日本電気株式会社
-
特開昭51-099430
全件表示
審査官引用 (4件)