特許
J-GLOBAL ID：201403047814949046

タイミング再生のための装置、システムおよび方法

発明者：
チアン、ユエミン

チアン、ユエミン について

, 
モハネヴェル、ラヴィンドラン

モハネヴェル、ラヴィンドラン について

, 
アルトマン、マイケル ダブリュー.

アルトマン、マイケル ダブリュー. について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 龍華国際特許業務法人
公報種別：公表公報
出願番号（国際出願番号）：特願2013-558020
公開番号（公開出願番号）：特表2014-514802
出願日： 2012年02月15日
公開日（公表日）： 2014年06月19日
要約：
簡単な受信機構造であり、低消費電力で、低いビット誤り率(BER)を有し、高いジッタ耐性を提供し、プロセッサ内でタイミング再生を行うための装置、システム及び方法に関する。装置は、クロック信号を生成する位相補間器と、クロック信号の位相の期間にわたってデータ信号の第1部分を積分する第1積分器と、クロック信号により、積分された第1部分をサンプリングする第1サンプラと、データ信号の第1エッジサンプルを格納する第1回路と、クロック信号により、格納された第1エッジサンプルをサンプリングする第2サンプラと、データ信号のサンプリングされ積分された第1部分、および、サンプリングされ格納された第1エッジサンプルに少なくとも基づいて、位相補間器を更新するクロックデータ再生ユニットとを備える。【選択図】図1
請求項（抜粋）：
クロック信号を生成する位相補間器と、 前記クロック信号の一位相期間にわたってデータ信号の第1部分を積分する第1積分器と、 前記クロック信号により、積分された前記第1部分である第1積分部分をサンプリングする第1サンプラと、 前記データ信号の第1エッジサンプルを格納する第1回路と、 前記クロック信号により、格納された前記第1エッジサンプルをサンプリングする第2サンプラと、 サンプリングされた前記第1積分部分、および、サンプリングされ格納された前記データ信号の前記第1エッジサンプルに少なくとも基づいて、前記位相補間器を更新するクロックデータ再生ユニットとを備える装置。
IPC (2件)：
H04L 7/02 ,  G06F 1/12
FI (2件)：
H04L7/02 Z ,  G06F1/04 340D
Fターム (4件)：
5K047AA05 ,  5K047GG43 ,  5K047GG45 ,  5K047MM35
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM