特許

J-GLOBAL ID：201403048692231625

情報処理装置及びその制御方法、並びにプログラム

発明者： 小澤 学
出願人/特許権者： キヤノン株式会社
代理人 (6件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2012-221601
公開番号（公開出願番号）：特開2014-075002
出願日： 2012年10月03日
公開日（公表日）： 2014年04月24日
要約：

【課題】情報処理装置でWideIOのメモリデバイスを使用する場合に、アクセス性能を劣化させることなくメモリデバイスの動作周波数をより低くして、消費電力をより低減することを可能にする技術を提供する。【解決手段】本発明の情報処理装置は、WideIOメモリデバイスにおける使用可能なメモリチャネルの取りうる組み合わせから成るメモリチャネル群のうち、動作周波数を減少させても、必要なデータ転送レートを維持できるメモリチャネル数のメモリチャネル群を選択する。その際、MFP100は、各メモリチャネル群のメモリチャネル数と、ジョブの実行に必要となる転送レートとに応じた動作周波数及び動作電圧で、各メモリチャネル群を使用した場合のWideIOメモリデバイスの消費電力を評価する。MFP100は、消費電力の評価の結果、消費電力が最も低くなるメモリチャネル群を選択して、ジョブの実行に使用する。【選択図】図8

請求項（抜粋）：

CPUを含むSOCダイに積層されるWideIOメモリデバイスを具備する情報処理装置であって、 それぞれが個別の機能を実行する複数の機能モジュールと、 機能の実行が指示されると、前記WideIOメモリデバイスに含まれる複数のメモリに対応する複数のメモリチャネルの使用状況に基づいて、使用可能な1つ以上のメモリチャネルを特定する特定手段と、 それぞれが、前記特定手段によって特定されたメモリチャネルの取りうる組み合わせから成る複数のメモリチャネル群のそれぞれについて、各メモリチャネル群のメモリチャネル数と前記機能の実行に必要となるデータ転送レートとに応じた動作電圧及び動作周波数で各メモリチャネル群を使用する場合の、前記WideIOメモリデバイスの消費電力を評価する評価手段と、 複数の前記メモリチャネル群のうち、前記WideIOメモリデバイスの消費電力が最も低くなるメモリチャネル群を、前記機能に対応する機能モジュールが使用するメモリチャネル群として選択する選択手段と を有することを特徴とする情報処理装置。

IPC (1件)：

G06F 12/06

FI (1件)：

G06F12/06 515H

Fターム (3件)：

5B060CC03 ,  5B060KA07 ,  5B060MM15