特許
J-GLOBAL ID：201403049218812257
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2012057867
公開番号（公開出願番号）：WO2012-141003
出願日： 2012年03月27日
公開日（公表日）： 2012年10月18日
要約：
工程を煩雑にすることなく最上面が平坦化され、かつ色ムラを抑制するなど光学特性を向上することが可能な光学変換素子(PD)を有する半導体装置の製造方法は、半導体基板(SUB)の主表面の、光電変換素子(PD)が形成された有効チップ領域(AA)と、有効チップ外領域(NAA)との双方において最上層金属層(AL3)が形成される。有効チップ領域(AA)内の最上層金属層(AL3)がパターニングされ、かつ有効チップ外領域(NAA)全体の最上層金属層(AL3)が除去される。有効チップ領域(AA)においてパターニングされた最上層金属層(AL3)を覆うように有効チップ領域(AA)と有効チップ外領域(NAA)との双方に層間絶縁層(II4)が形成される。有効チップ領域(AA)内においてパターニングされた最上層金属層(AL3)の真上に位置する層間絶縁層(II4)の上面の一部が選択的にエッチングされることにより除去された上で、層間絶縁層(II4)の上面が平坦化される。
請求項（抜粋）：
有効チップ領域(AA)と、有効チップ外領域(NAA)とを有するウエハ状態の半導体基板(SUB)の少なくとも前記有効チップ領域(AA)内の主表面に光電変換素子(PD)を形成する工程と、
前記光電変換素子(PD)が形成された前記半導体基板(SUB)の前記主表面の上方において、前記有効チップ領域(AA)と前記有効チップ外領域(NAA)との双方に最上層金属層(AL3)を形成する工程と、
前記有効チップ領域(AA)内の前記最上層金属層(AL3)をパターニングし、かつ前記有効チップ外領域(NAA)全体の前記最上層金属層(AL3)を除去する工程と、
前記有効チップ領域(AA)においてパターニングされた前記最上層金属層(AL3)を覆うように前記有効チップ領域(AA)と前記有効チップ外領域(NAA)との双方に層間絶縁層(II4)を形成する工程と、
前記有効チップ領域(AA)内においてパターニングされた前記最上層金属層(AL3)の真上に位置する前記層間絶縁層(II4)の上面の一部を選択的にエッチングすることにより除去する工程と、
前記エッチングにより選択的に除去された前記層間絶縁層(II4)の上面を平坦化する工程とを備えた、半導体装置の製造方法。
IPC (1件)：
FI (1件)：
Fターム (9件)：
4M118AB01
, 4M118BA14
, 4M118CA03
, 4M118CA32
, 4M118DB01
, 4M118DB13
, 4M118FA28
, 4M118GD04
, 4M118GD07
