特許
J-GLOBAL ID：201403049387869985
A/D変換器を備えた半導体集積回路及びA/D変換方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2012-160240
公開番号（公開出願番号）：特開2014-022963
出願日： 2012年07月19日
公開日（公表日）： 2014年02月03日
要約：
【課題】回路規模が小さく、かつ変換精度の良いA/D変換器及びA/D変換方法を提供すること【解決手段】疑似乱数生成器40は、アナログ信号と無相関な乱数値を生成する。コンパレータ20は、第1動作モードの場合に第1入力端子と第2入力端子に同一レベルの参照電位を入力して比較処理を行うとともに、第2動作モードの場合にアナログ信号の量子化を行う。オフセット算出回路30は、第1動作モードの場合に、コンパレータ20の比較結果に基づいてコンパレータ20のDCオフセットを調整するオフセット調整値を算出する。加算器50は、オフセット調整値と乱数値とを用いた演算を行う。コンパレータ20は、第2モードの場合に加算器50が算出した演算値を閾値としてアナログ信号の量子化を行う。【選択図】図1
請求項（抜粋）：
アナログ信号をデジタル信号に変換するA/D変換器を備える半導体装置であって、
前記A/D変換器は、
前記アナログ信号と無相関な乱数値を生成する疑似乱数生成器と、
第1動作モードの場合に第1入力端子と第2入力端子に同一レベルの参照電位を入力して比較処理を行うとともに、第2動作モードの場合にアナログ信号の量子化を行うコンパレータと、
前記第1動作モードの場合に、前記コンパレータの比較結果に基づいて前記コンパレータのDCオフセットを調整するオフセット調整値を算出するオフセット算出回路と、
前記オフセット調整値と前記乱数値とを用いた演算を行う加算器と、を備え、
前記コンパレータは、前記第2モードの場合に、前記加算器が算出した算出値を閾値として前記アナログ信号の量子化を行う、半導体装置。
IPC (2件)：
FI (2件)：
Fターム (18件)：
5J022AA01
, 5J022AA15
, 5J022AC04
, 5J022BA03
, 5J022CA09
, 5J022CB03
, 5J022CB06
, 5J022CD07
, 5J022CF01
, 5J064AA01
, 5J064BA03
, 5J064BB07
, 5J064BB11
, 5J064BC06
, 5J064BC08
, 5J064BC14
, 5J064BC16
, 5J064BC22
