特許
J-GLOBAL ID：201403050441316707

完全に不定値許容性であって非常に高スキャン圧縮なスキャンテストシステム及び技術

発明者：
ホール、ペーター

ホール、ペーター について

, 
ワイキュカスキー、ジョン・エー

ワイキュカスキー、ジョン・エー について

, 
ヌブー、フレドリック・ジェー

ヌブー、フレドリック・ジェー について


出願人/特許権者：
シノプシイス インコーポレイテッド

シノプシイス インコーポレイテッド について


代理人 (1件)： 特許業務法人 大島特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-180207
公開番号（公開出願番号）：特開2012-230131
特許番号：特許第5591886号
出願日： 2012年08月15日
公開日（公表日）： 2012年11月22日
請求項（抜粋）：
【請求項1】 集積回路(IC)に実装された、複数のスキャンチェインを有する設計をテストするためのスキャンテストシステムであって、 前記設計の故障を特定するため、前記複数のスキャンチェインに印加されるパターンを生成する第1のシードを受取る、第1の疑似ランダムパターン生成回路(PRPG)処理チェインと、 前記スキャンチェインの観測のレベルを決定する不定値許容性(XTOL)制御ビットを生成する第2のシードを受取る、第2のPRPG処理チェインと、 前記複数のスキャンチェインからのスキャン出力及び前記XTOL制御ビットを供給され、シフトごとの不定値制御を行い、前記設計を分析するためのテスト出力を生成するためのアンロードブロックと、 テスタからの入力を受取ると共に、前記第1のPRPG処理チェインへの前記第1のシードの供給と前記第2のPRPG処理チェインへの前記第2のシードの供給とのいずれかを選択的に行うようにされたアドレサブルPRPGシャドウレジスタとを備えるスキャンテストシステム。
IPC (2件)：
G01R 31/28 ( 200 6.01) ,  G06F 11/22 ( 200 6.01)
FI (2件)：
G01R 31/28 G ,  G06F 11/22 360 P
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM