特許

J-GLOBAL ID：201403051659368160

半導体装置及びその製造方法

発明者： 樋口 裕一
出願人/特許権者： パナソニック株式会社
代理人 (1件)： 特許業務法人前田特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-035479
公開番号（公開出願番号）：特開2014-165358
出願日： 2013年02月26日
公開日（公表日）： 2014年09月08日
要約：

【課題】半導体チップのさらなる小型化を実現できるようにする。【解決手段】半導体装置は、半導体基板101と、半導体基板101の第1面(表面)の上に形成された能動素子であるMISFET102及び多層配線層104と、半導体基板101における第1面とは反対側の第2面(裏面)の上に形成された能動素子であるpnダイオード109と、半導体基板101を貫通して形成され、pnダイオード109と多層配線層104とを電気的に接続する貫通電極108とを含む。【選択図】図1

請求項（抜粋）：

半導体基板と、 前記半導体基板の第1面の上に形成され、能動素子である第1半導体素子を含む活性層及び第1配線層と、 前記半導体基板における前記第1面とは反対側の第2面の上に形成され、能動素子である第2半導体素子と、 前記半導体基板を貫通して形成され、前記第2半導体素子と前記第1配線層とを電気的に接続する貫通電極とを備えている半導体装置。

IPC (12件)：

H01L 27/00 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 21/320 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/329 ,  H01L 29/866 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 29/868 ,  H01L 29/861

FI (7件)：

H01L27/00 301W ,  H01L27/06 102A ,  H01L21/88 J ,  H01L29/90 D ,  H01L27/04 P ,  H01L27/04 A ,  H01L29/91 Z

Fターム (71件)：

5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033KK03 ,  5F033KK05 ,  5F033KK08 ,  5F033KK11 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033LL04 ,  5F033MM12 ,  5F033MM13 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP12 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR27 ,  5F033SS15 ,  5F033SS21 ,  5F033TT04 ,  5F033TT07 ,  5F033WW04 ,  5F033XX00 ,  5F038AV04 ,  5F038BH04 ,  5F038BH13 ,  5F038CA12 ,  5F038EZ01 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ20 ,  5F048AA01 ,  5F048AC07 ,  5F048AC10 ,  5F048BA01 ,  5F048BA14 ,  5F048BF02 ,  5F048BF07 ,  5F048BF12 ,  5F048BF15 ,  5F048BF16 ,  5F048BG12 ,  5F048BG13 ,  5F048CC06 ,  5F048DA23