特許

J-GLOBAL ID：201403051750822877

半導体装置

発明者： 松元 大輔 ,  大野 俊之 ,  濱村 浩孝
出願人/特許権者： 株式会社日立製作所
代理人 (3件)： 井上 学 ,  戸田 裕二 ,  岩崎 重美
公報種別：公開公報
出願番号（国際出願番号）：特願2012-138317
公開番号（公開出願番号）：特開2014-003191
出願日： 2012年06月20日
公開日（公表日）： 2014年01月09日
要約：

【課題】 半導体装置(UMOSFET)の特性を向上させる技術を提供する。【解決手段】 UMOSFETにおいて、エピタキシャル成長膜をトレンチ側壁に均一な膜厚で成長させるために、成長面として最適な方向にチャネルを配置する。たとえば、<11-20>方向に4°オフ、{0001}面を主面とするSiC基板に対しては、チャネル面が{1-100}面となるようにトレンチを形成する。これによりトレンチの{1-100}面が露出した側壁には均一な膜厚でのエピタキシャル成長が可能になる。この結果、チャネル抵抗の不均一性や、ゲート絶縁膜の絶縁不良が起こらないようになり、歩留まりが向上する。【選択図】 図2

請求項（抜粋）：

基板の第一面側に、オフ角方向と平行な2つの面とその他2つ以上の面で構成されるトレンチと、トレンチ内壁にエピタキシャル成長層と、を有することを特徴とする半導体装置。

IPC (5件)：

H01L 29/12 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 21/205

FI (9件)：

H01L29/78 652T ,  H01L29/78 658E ,  H01L29/78 652F ,  H01L29/78 653A ,  H01L29/78 658A ,  H01L29/78 652J ,  H01L29/78 652K ,  H01L29/78 655A ,  H01L21/205

Fターム (11件)：

5F045AA06 ,  5F045AB06 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AC09 ,  5F045AC15 ,  5F045AF02 ,  5F045AF13 ,  5F045BB12 ,  5F045CA05