特許

J-GLOBAL ID：201403053308107614

半導体記憶装置

発明者： 山上 由展
出願人/特許権者： パナソニック株式会社
代理人 (3件)： 内藤 浩樹 ,  永野 大介 ,  藤井 兼太郎
公報種別：再公表公報
出願番号（国際出願番号）：JP2012000333
公開番号（公開出願番号）：WO2012-098900
出願日： 2012年01月20日
公開日（公表日）： 2012年07月26日
要約：

半導体記憶装置は、ワード線とビット線に接続したデータの記憶保持を行なうメモリセルと、ワード線接続されたワード線ドライバ回路と、ビット線に接続したビット線プリチャージ回路と、周辺制御回路とにより構成される。メモリセルと周辺制御回路とには第1の電源VDDが接続され、ワード線ドライバ回路2とビット線プリチャージ回路3とには、第1の制御信号PDによって制御されるスイッチ素子MP1を介して第1の電源VDDが接続される。面積増加を少なく制限しつつ、待機時のリーク電流を効果的に抑制する。

請求項（抜粋）：

ワード線とビット線とに接続され、データの記憶保持を行なう少なくとも1個のメモリセルと、 前記ワード線に接続された少なくとも1個のワード線ドライバ回路と、 前記ビット線に接続された少なくとも1個のビット線プリチャージ回路と、 周辺制御回路と により構成された半導体記憶装置であって、 前記メモリセルと前記周辺制御回路には、第1の電源が接続され、 前記ワード線ドライバ回路と前記ビット線プリチャージ回路とには、第1の制御信号によって制御されるスイッチ素子を介して、前記第1の電源が接続される ことを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/413 ,  G11C 11/41

FI (5件)：

G11C11/34 335A ,  G11C11/34 301A ,  G11C11/34 M ,  G11C11/34 335C ,  G11C11/34 345

Fターム (8件)：

5B015HH04 ,  5B015JJ07 ,  5B015KA23 ,  5B015KA33 ,  5B015KB66 ,  5B015KB74 ,  5B015MM06 ,  5B015PP02