特許
J-GLOBAL ID：201403055007558737
キャリアアグリゲーションおよびクラスタードDFTを用いたアップリンクMIMOのためのデータおよび制御多重化
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人 谷・阿部特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2013-236221
公開番号（公開出願番号）：特開2014-064306
出願日： 2013年11月14日
公開日（公表日）： 2014年04月10日
要約：
【課題】UL通信において、例えば送信ダイバーシティおよび空間ダイバーシティなどの、多入力多出力(MIMO)方式を使用することがある。UL通信においてMIMOを使用した場合、データビットおよび制御ビットの処理が複雑になる可能性がある。【解決手段】無線送受信ユニット(WTRU)における信号処理のための方法および装置は、複数のデータビットおよび複数の制御ビットを生成すること、データビットおよび制御ビットを1つまたは複数のコードワードにマッピングすること、データビットおよび制御ビットを多重化すること、ビットをレイヤに分けること、各コードワードのチャネル品質および各レイヤのチャネル品質に基づいて、制御ビットを各レイヤに割り当てること、ならびに1つまたは複数のアンテナへの出力のために、各レイヤをチャネルインタリーブすることを含む。【選択図】図6
請求項（抜粋）：
無線送受信ユニット(WTRU)におけるアップリンク送信の方法であって、
第1のトランスポートブロックおよび第2のトランスポートブロックを生成するステップであって、前記第1のトランスポートブロックは第1の複数のデータビットを含む、生成するステップと、
複数の制御ビットを含む制御情報を生成するステップであって、前記複数の制御ビットは、ランクインジケータ(RI)ビット、ハイブリッド自動再送要求(HARQ)肯定応答/否定応答(ACK/NACK)ビット、およびチャネル品質インジケータ(CQI)ビットを含む、生成するステップと、
前記CQIビットを、前記第1の複数のデータビットとともに多重化して、複数の多重化されたビットを作成するステップと、
前記多重化されたビットを複数のレイヤのうちの第1のレイヤにマッピングするステップであって、前記第1のレイヤは第1の変調および符号化スキーム(MCS)を有し、前記CQIビットは前記第1のMCSに基づいて前記第1のレイヤに割り当てられる、マッピングするステップと、
前記RIビット、前記HARQ ACK/NACKビット、および前記第2のトランスポートブロックを前記複数のレイヤのうちの第2のレイヤにマッピングするステップであって、前記第2のレイヤは第2のMCSを有し、前記RIビットおよびHARQ ACK/NACKビットは前記複数の多重化されたビットの前記マッピングとは別にマッピングされ、前記複数の多重化されたビットは前記第2のレイヤにマッピングされない、マッピングするステップと、
前記複数のレイヤの各レイヤを、それの対応するアンテナにおいて送信するステップと
を備えることを特徴とする方法。
IPC (3件)：
H04J 99/00
, H04B 7/04
, H04W 28/06
H04J15/00
, H04B7/04
, H04W28/06
5K067AA33
, 5K067BB04
, 5K067BB21
, 5K067CC24
, 5K067DD27
, 5K067EE02
, 5K067EE10
, 5K067KK03
, 5K159EE02
