特許
J-GLOBAL ID:201403058222266339
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人 サトー国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2012-190065
公開番号(公開出願番号):特開2014-050179
出願日: 2012年08月30日
公開日(公表日): 2014年03月17日
要約:
【課題】ゲートの寄生容量を低く抑えて高速スイッチング性能を保ったままサージ電圧に対する耐量を高める。【解決手段】オフ駆動信号によりFET5がオフすると、サージ電圧が発生してFET5のドレイン・ソース間電圧VDSが電圧Vm1以上になる。このとき、電圧検出回路6による検出電圧はしきい値電圧Vthよりも高くなり、制御回路9のFET13がオフ、FET14がオンになり、FET11のゲート電圧VGSがほぼ0Vになる。これにより、FET11がオフし、スイッチ回路8は高インピーダンスになる。その結果、FET5のゲートがオープン状態になり、FET5がセルフターンオンするので、サージ電圧のエネルギーがソース側に逃れる。【選択図】図1
請求項(抜粋):
ゲート端子(G)と第1端子(S)との間に印加されるゲート電圧に応じて第2端子(D)と第1端子(S)との間の導通状態を変化させるスイッチング素子(5)と、
前記スイッチング素子の第2端子と第1端子との間に印加される電圧に応じた検出電圧を出力する電圧検出回路(6,31,34,37,40,43)と、
前記スイッチング素子のゲート端子に繋がるゲート駆動線(10)に直列に設けられ、制御信号に応じて高インピーダンス状態または低インピーダンス状態に切り替わるスイッチ回路(8,73)と、
前記スイッチング素子の第2端子と第1端子との間に前記スイッチング素子の電圧保護動作が行われるべき範囲の電圧が印加されたときに前記電圧検出回路が出力する検出電圧よりも低く設定され、且つ、前記スイッチング素子の第2端子と第1端子との間に前記スイッチング素子の電圧保護動作が不要とされるべき範囲の電圧が印加されたときに前記電圧検出回路が出力する検出電圧よりも高く設定されたしきい値電圧を有し、前記検出電圧が前記しきい値電圧以下になるときには前記スイッチ回路を低インピーダンス状態に切り替え、前記検出電圧が前記しきい値電圧を超えるときには前記スイッチ回路を高インピーダンス状態に切り替える前記制御信号を出力する制御回路(9,23,27,83)とを備えていることを特徴とする半導体装置。
IPC (3件):
H02M 1/00
, H02M 1/08
, H03K 17/16
FI (3件):
H02M1/00 F
, H02M1/08 A
, H03K17/16 H
Fターム (29件):
5H740BA12
, 5H740HH05
, 5H740KK01
, 5H740MM02
, 5J055AX02
, 5J055AX25
, 5J055AX34
, 5J055AX56
, 5J055BX16
, 5J055CX07
, 5J055DX12
, 5J055DX55
, 5J055EX07
, 5J055EY01
, 5J055EY05
, 5J055EY10
, 5J055EY12
, 5J055EY13
, 5J055EY21
, 5J055EZ39
, 5J055EZ61
, 5J055FX05
, 5J055FX13
, 5J055FX19
, 5J055FX20
, 5J055FX37
, 5J055GX01
, 5J055GX04
, 5J055GX05
前のページに戻る