特許
J-GLOBAL ID:201403060672468459
パッケージ内のメモリモジュール
発明者:
,
,
,
出願人/特許権者:
代理人 (13件):
奥山 尚一
, 有原 幸一
, 松島 鉄男
, 河村 英文
, 中村 綾子
, 森本 聡二
, 角田 恭子
, 田中 祐
, 徳本 浩一
, 渡辺 篤司
, 児玉 真衣
, 水島 亜希子
, 増屋 徹
公報種別:公表公報
出願番号(国際出願番号):特願2014-520278
公開番号(公開出願番号):特表2014-521223
出願日: 2012年07月11日
公開日(公表日): 2014年08月25日
要約:
超小型電子パッケージ510が、対向する第1の表面521及び第2の表面527を有する基板520と、超小型電子素子の少なくとも2つの対507a、512bと、第2の表面において露出した複数の端子525とを備えることができる。超小型電子素子の各対507は、上側超小型電子素子530b及び下側超小型電子素子530aを含むことができる。超小型電子素子の対507は、基板520の第1の表面521に対して平行な水平方向Hにおいて互いに十分離間することができる。各下側超小型電子素子530aは、前面531と、この前面における複数のコンタクト535とを有することができる。上側超小型電子素子530bのそれぞれの表面531は、基板520の第1の表面521及びその対内の下側超小型電子素子530aの上に少なくとも部分的に重なることができる。【選択図】図5A
請求項(抜粋):
超小型電子パッケージであって、
対向する第1の表面及び第2の表面を有する基板と、
超小型電子素子の少なくとも2つの対であって、超小型電子素子の各対は、上側超小型電子素子及び下側超小型電子素子を含み、前記超小型電子素子の対は、前記基板の前記第1の表面に対して平行な水平方向において互いに十分離間し、各下側超小型電子素子は、前面と、該前面における複数のコンタクトとを有し、前記下側超小型電子素子の前記前面は、前記第1の表面に対して平行であるとともに該第1の表面の上に重なる単一の平面に配置され、前記上側超小型電子素子のそれぞれの表面は、前記基板の前記第1の表面の上に重なるとともに、その対内の前記下側超小型電子素子の上に少なくとも部分的に重なり、前記超小型電子素子は、メモリ記憶アレイ機能を主として提供するようにともに構成されている、超小型電子素子の少なくとも2つの対と、
前記第2の表面において露出した複数の端子であって、該端子は、該超小型電子パッケージの外部の少なくとも1つの構成要素に該超小型電子パッケージを接続するように構成されている、複数の端子と、
各下側超小型電子素子の前記コンタクトのうちの少なくとも幾つかから前記端子のうちの少なくとも幾つかに延在する電気的接続部と、
を備える、超小型電子パッケージ。
IPC (5件):
H01L 25/04
, H01L 25/18
, H01L 25/00
, H01L 25/065
, H01L 25/07
FI (3件):
H01L25/04 Z
, H01L25/00 B
, H01L25/08 E
引用特許:
審査官引用 (1件)
-
半導体装置
公報種別:公開公報
出願番号:特願2005-128703
出願人:富士通株式会社
前のページに戻る