特許
J-GLOBAL ID:201403061454522740
半導体装置
発明者:
出願人/特許権者:
代理人 (4件):
筒井 大和
, 菅田 篤志
, 筒井 章子
, 坂次 哲也
公報種別:公開公報
出願番号(国際出願番号):特願2012-256844
公開番号(公開出願番号):特開2014-107302
出願日: 2012年11月22日
公開日(公表日): 2014年06月09日
要約:
【課題】LDMOSトランジスタを有する半導体装置の信頼性を向上させる。【解決手段】n-型のエピタキシャル層NEPと、ソース領域SRおよびドレイン領域DRと、ソース領域SRおよびドレイン領域DRとの間に位置するチャネル形成領域CHと、を有するように半導体装置を構成する。そして、チャネル形成領域CHとドレイン領域DRとの間のn-型のエピタキシャル層NEP中に形成された絶縁領域STIdと、チャネル形成領域CH上から絶縁領域STId上までゲート絶縁膜GOXを介して形成され、絶縁領域STIdのソース領域SR側の端部を露出する開口部OAを有するゲート電極GEとを設ける。このように、ゲート電極GE中に開口部OAを形成することで、ゲート絶縁膜GOXの信頼性を向上させることができる。【選択図】図1
請求項(抜粋):
半導体層と、
前記半導体層中に離間して形成されたソース領域およびドレイン領域と、
前記ソース領域およびドレイン領域との間に位置するチャネル形成領域と、
前記チャネル形成領域と前記ドレイン領域との間の前記半導体層中に形成された絶縁領域と、
前記チャネル形成領域上から前記絶縁領域上までゲート絶縁膜を介して形成され、前記絶縁領域の前記ソース領域側の端部を露出する開口部を有するゲート電極と、
を有する半導体装置。
IPC (5件):
H01L 21/336
, H01L 29/78
, H01L 29/49
, H01L 29/423
, H01L 21/28
FI (5件):
H01L29/78 301D
, H01L29/78 301G
, H01L29/58 G
, H01L21/28 301S
, H01L21/28 301D
Fターム (71件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104CC05
, 4M104DD02
, 4M104DD78
, 4M104DD84
, 4M104FF11
, 4M104FF14
, 4M104GG09
, 5F140AA08
, 5F140AA23
, 5F140AA24
, 5F140AA25
, 5F140AC01
, 5F140AC21
, 5F140BA01
, 5F140BA16
, 5F140BC06
, 5F140BD04
, 5F140BD07
, 5F140BD11
, 5F140BD18
, 5F140BE07
, 5F140BE10
, 5F140BE11
, 5F140BF01
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BF42
, 5F140BF44
, 5F140BF51
, 5F140BF53
, 5F140BF54
, 5F140BF58
, 5F140BF60
, 5F140BG08
, 5F140BG12
, 5F140BG28
, 5F140BG34
, 5F140BG38
, 5F140BG46
, 5F140BG51
, 5F140BG53
, 5F140BH05
, 5F140BH17
, 5F140BH30
, 5F140BH43
, 5F140BH45
, 5F140BH47
, 5F140BH50
, 5F140BJ01
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ20
, 5F140BJ27
, 5F140BK13
, 5F140BK24
, 5F140BK26
, 5F140BK28
, 5F140BK34
, 5F140CB04
, 5F140CB08
, 5F140CC03
, 5F140CC12
, 5F140CE06
, 5F140CE07
, 5F140CF04
, 5F140DB10
前のページに戻る