飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ

発明者： , ,
出願人/特許権者：
代理人 (1件)：清原義博
公報種別：特許公報
出願番号（国際出願番号）：特願2000-548859
特許番号：特許第5327824号
出願日： 1999年05月07日
請求項（抜粋）：

【請求項1】複数のピクセル電極、複数の記憶素子、第1の電圧供給端子、第2の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた1つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた1つを該第1の電圧供給端子および該第2の電圧供給端子のうちの1方と選択的に接続し、ここで該方法は、第1の所定の電圧を該第1の電圧供給端子に、第2の所定の電圧を該第2の電圧供給端子に、そして第3の所定の電圧を該共通電極に有効な状態とする工程と、該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、該ビットの各々を、該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、を包含し、前記第1の所定の電圧と前記第2の所定の電圧が前記ディスプレイの論理レベルから独立し、前記ディスプレイが液晶ディスプレイであり、前記第1の所定の電圧と前記第3の所定の電圧との差が液晶セルの飽和電圧に対応し、前記第2の所定の電圧と前記第3の所定の電圧との差が当該液晶セルの閾値電圧に対応し、第4の所定の電圧を前記共通電極に有効な状態とする工程と、前記記憶素子に書き込まれた前記マルチビットデータワードの各ビットの相補ビットを前記記憶素子に書き込む工程と、該マルチビットデータワードの各ビットの該相補ビットを該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、をさらに包含することを特徴とする方法。

IPC (3件)：

G09G 3/36 ( 200 6.01) , G02F 1/133 ( 200 6.01) , G09G 3/20 ( 200 6.01)

FI (5件)：

G09G 3/36 , G02F 1/133 505 , G09G 3/20 621 B , G09G 3/20 624 B , G09G 3/20 624 C

引用特許：

審査官引用 (10件)

特開昭56-053487
特開昭54-100224
特開平4-260092

全件表示

前のページに戻る