特許
J-GLOBAL ID：201403062408730660
D/A変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人信友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2012-226748
公開番号（公開出願番号）：特開2014-078909
出願日： 2012年10月12日
公開日（公表日）： 2014年05月01日
要約：
【課題】低消費電力でありながら広いSFDR特性を実現する、D/A変換回路を提供する。【解決手段】グリッジノイズの発生原因である、寄生容量に溜まった電荷を放電するために、切替スイッチを構成するMOSFETのゲートに放電用スイッチを設けた。放電用スイッチは、切替スイッチを構成するMOSFETがオンすると同時にオンして、すぐにオフする。すると、寄生容量に溜まった電荷は放電用スイッチを通じて放電線に放電される。【選択図】図7
請求項（抜粋）：
所定のパラメータに相当する電流を生成する定電流源と、
前記定電流源に接続されて前記電流の供給先を制御する第一のMOSFETと、
前記第一のMOSFETを制御すべく、前記第一のMOSFETをオフ制御する第一の電圧と前記第一のMOSFETをオン制御する第二の電圧を前記第一のMOSFETのゲートへ排他的に供給する第一のゲート制御部と、
前記第一のゲート制御部と前記第一のMOSFETのゲートに接続され、前記第一のゲート制御部が前記第二の電圧を供給すると同時にオン制御されて、前記第一のゲート制御部と前記第一のMOSFETのゲートに存在する寄生容量に溜まった電荷を所定の対象へ放電し、前記第一のゲート制御部が前記第一の電圧を供給するより先にオフ制御される第一の放電用スイッチと
を備える複数の電流生成回路と、
前記第一のMOSFETが複数並列に接続される第一電流加算線と、
前記電荷を放電する放電線と、
前記第一電流加算線と所定の電位に接続される第一の抵抗と、
複数の前記第一のゲート制御部に前記第二の電圧を供給する電圧源と
を具備する、D/A変換回路。
IPC (2件)：
FI (2件)：
Fターム (7件)：
5J022AB06
, 5J022BA02
, 5J022BA06
, 5J022CD04
, 5J022CF04
, 5J022CF07
, 5J022CG01
