平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化

発明者： , , ,
出願人/特許権者：
代理人 (13件)：奥山尚一 , 有原幸一 , 松島鉄男 , 河村英文 , 中村綾子 , 森本聡二 , 角田恭子 , 田中祐 , 徳本浩一 , 渡辺篤司 , 児玉真衣 , 水島亜希子 , 増屋徹
公報種別：公表公報
出願番号（国際出願番号）：特願2014-534615
公開番号（公開出願番号）：特表2014-534624
出願日： 2012年09月28日
公開日（公表日）： 2014年12月18日
要約：

超小型電子アセンブリ5は、回路パネル60のそれぞれの互いに反対側の第1の表面61及び第2の表面62に搭載された第1の超小型電子パッケージ10a及び第2の超小型電子パッケージ10bを備えることができる。各超小型電子パッケージ10a、10bは、基板20であって、基板20の第1の表面21と第2の表面22との間に延在する第1の開口部26a及び第2の開口部26bを有する、基板と、それぞれが基板の第1の表面に面する表面31及びそれぞれの超小型電子素子の表面において露出し、開口部のうちの少なくとも1つと位置合わせされる複数のコンタクト35を有する第1の超小型電子素子30a及び第2の超小型電子素子30bと、第2の表面において、中央領域23内に露出する複数の端子25aとを備えることができる。各基板20の開口部26a、26bは、それぞれの開口部の長さの方向に延在する平行な第1の軸29a及び第2の軸29bを有することができる。各基板20の第2の表面22の中央領域23は、それぞれの基板20の第1の軸29aと第2の軸29bとの間に配置されることができる。【選択図】図5E

請求項（抜粋）：

超小型電子アセンブリであって、第1の超小型電子パッケージ及び第2の超小型電子パッケージを備え、前記第1の超小型電子パッケージ及び第2の超小型電子パッケージのそれぞれは、互いに反対側の第1の表面及び第2の表面と、前記第1の表面と前記第2の表面との間に延在する第1の開口部及び第2の開口部とを有する基板であって、前記開口部は、前記それぞれの開口部の長さの方向に延在する平行な第1の軸及び第2の軸を有し、前記第2の表面は前記第1の軸と前記第2の軸との間に配置された中央領域を有する、基板と、第1の超小型電子素子及び第2の超小型電子素子であって、それぞれは、前記基板の前記第1の表面に面する表面、及び、前記それぞれの超小型電子素子の表面において露出し、前記開口部のうちの少なくとも1つと位置合わせされる複数のコンタクトを有し、各超小型電子素子はメモリ記憶アレイ機能を有する、第1の超小型電子素子及び第2の超小型電子素子と、前記第2の表面において、該第2の表面の前記中央領域内に露出する複数の端子であって、該端子は、該超小型電子パッケージを、該超小型電子パッケージの外部の少なくとも1つの構成要素に接続するように構成される、複数の端子と、各超小型電子素子の前記コンタクトと前記端子との間に電気的に接続されたリードであって、各リードは、前記開口部のうちの少なくとも1つと位置合わせされる部分を有する、リードと、を備え、前記端子は、前記超小型電子素子のうちの少なくとも1つの超小型電子素子のメモリ記憶アレイの全ての利用可能なアドレス指定可能メモリ位置の中からアドレス指定可能メモリ位置を決定するのに、前記超小型電子パッケージ内の回路によって使用可能なアドレス情報を運ぶように構成され、互いに反対側の第1の表面及び第2の表面と、互いに反対側の該第1の表面及び該第2の表面のそれぞれにおいて露出するパネルコンタクトとを有する回路パネルを備え、前記第1の超小型電子パッケージ及び第2の超小型電子パッケージの前記端子の少なくともいくつかの端子は、前記それぞれの第1の表面及び第2の表面において露出する前記パネルコンタクトに搭載され、前記パネルコンタクトに電気的に接続される、超小型電子アセンブリ。

IPC (3件)：

H01L 25/065 , H01L 25/07 , H01L 25/18

FI (1件)：

H01L25/08 H

引用特許：

出願人引用 (2件)

半導体装置
公報種別：公開公報出願番号：特願平11-125909 出願人：株式会社日立製作所, アキタ電子株式会社
特開昭61-093694

前のページに戻る