特許

J-GLOBAL ID：201403066937426018

半導体装置、および半導体装置の製造方法

発明者： 小田部 隆宏
出願人/特許権者： シャープ株式会社
代理人 (1件)： 特許業務法人HARAKENZO WORLD PATENT & TRADEMARK
公報種別：公開公報
出願番号（国際出願番号）：特願2012-253465
公開番号（公開出願番号）：特開2014-103214
出願日： 2012年11月19日
公開日（公表日）： 2014年06月05日
要約：

【課題】位置ずれの抑制が可能な導電性プラグの積層構造を有した半導体装置の製造方法を提供する。【解決手段】半導体装置(1)の下層配線(102)と電気的に接続される下層プラグ(106)を形成し、上記下層プラグ(106)の一部を除去し第1段差(112)を形成する。上記第1段差(112)をもとに形成された第2ホール(114)の内部に、上記下層プラグ(106)と電気的に接続される上層プラグ(111)を形成する。【選択図】図6

請求項（抜粋）：

第1配線、第1層間絶縁膜、第2層間絶縁膜、および第2配線がこの順に積層した半導体装置の製造方法であって、 上記第1配線に対して上記第2配線側を上側として、 上記第1層間絶縁膜に形成された第1ホールの内部に上記第1配線と電気的に接続される第1プラグを形成する工程(a)と、 上記第1プラグの一部を除去することにより、上記第1プラグの露出した表面と上記第1層間絶縁膜の表面との間に第1段差を形成する工程(b)と、 上記第1段差に対応する箇所に第2層間絶縁膜が第2段差を有するように、上記第1プラグおよび上記第1層間絶縁膜を覆う上記第2層間絶縁膜を形成する工程(c)と、 上記第1プラグの少なくとも一部が露出するように、かつ、上記第1層間絶縁膜が上記第2層間絶縁膜に覆われたままになるように、上記第1プラグに対応する位置および上記第1層間絶縁膜に対応する位置において上記第2層間絶縁膜を除去して、上記第1プラグに対応する位置に第2ホールを形成する工程(d)と、 上記第2ホールの内部に上記第1プラグと電気的に接続される第2プラグを形成し、上記第2層間絶縁膜の上側に上記第2プラグと電気的に接続される上記第2配線を形成する工程(e)とを含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 23/522

FI (1件)：

H01L21/90 B

Fターム (28件)：

5F033HH19 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN30 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR04 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033XX15