特許
J-GLOBAL ID：201403067063301330

故障テストのための回路および方法

発明者：
フォレスト,グレン・エイ

フォレスト,グレン・エイ について

, 
クック,アーロン

クック,アーロン について

, 
ブリア,ダナ

ブリア,ダナ について

, 
フェルナンデス,デボン

フェルナンデス,デボン について

, 
ナカヤマ,ナオタ

ナカヤマ,ナオタ について


出願人/特許権者：
アレグロ・マイクロシステムズ・エルエルシー

アレグロ・マイクロシステムズ・エルエルシー について


代理人 (5件)： 小野 新次郎 ,  小林 泰 ,  竹内 茂雄 ,  山本 修 ,  鳥居 健一
公報種別：公表公報
出願番号（国際出願番号）：特願2014-539969
公開番号（公開出願番号）：特表2014-533356
出願日： 2012年10月15日
公開日（公表日）： 2014年12月11日
要約：
集積回路センサが、高速遅延故障テストクロック信号を生成するための回路および方法を含む。トリム可能な発振器が、センサ出力信号を提供するように、出力プロトコルプロセッサにより使用されるためのマスタークロック信号を生成する。マスタークロック信号のパルスの同様なエッジと実質的に一致するエッジをそれぞれ有するラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、故障テストクロック信号生成器が、マスタークロック信号およびテストトリガ信号に応答し、ラウンチパルスおよびキャプチャパルスの間の間隔が、トリム可能なマスタークロック信号によって定められる。
請求項（抜粋）：
マスタークロック信号を生成するための発振器と、 ラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、前記マスタークロック信号およびテストトリガ信号に応答する故障テストクロック信号生成器と、 センサ出力信号を提供するために、前記マスタークロック信号に応答する出力プロトコルプロセッサと を含む集積回路センサ。
IPC (3件)：
G01R 31/28 ,  H01L 21/822 ,  H01L 27/04
FI (2件)：
G01R31/28 V ,  H01L27/04 T
Fターム (14件)：
2G132AA01 ,  2G132AB01 ,  2G132AC14 ,  2G132AD07 ,  2G132AK07 ,  5F038AZ07 ,  5F038BG02 ,  5F038CD06 ,  5F038CD09 ,  5F038DT02 ,  5F038DT06 ,  5F038DT15 ,  5F038EZ19 ,  5F038EZ20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM