特許

J-GLOBAL ID：201403067747370578

ゲート電極を有する炭化ケイ素半導体デバイス

発明者： アーサー,スティーブン・デイリー ,  ジョンソン,タミー・リン ,  マイケル,ジョセフ・ダリル ,  フロンハイザー,ジョディー・アラン ,  リリエンフェルド,デイビッド・アラン ,  マトチャ,ケビン・シーン ,  ホーキンス,ウィリアム・グレッグ
出願人/特許権者： ゼネラル・エレクトリック・カンパニイ
代理人 (4件)： 荒川 聡志 ,  小倉 博 ,  黒川 俊久 ,  田中 拓人
公報種別：公表公報
出願番号（国際出願番号）：特願2014-502732
公開番号（公開出願番号）：特表2014-514756
出願日： 2012年03月28日
公開日（公表日）： 2014年06月19日
要約：

一実施形態によれば、半導体デバイスは、炭化ケイ素を含み、第1の表面上で基板の一部の上に配置されたゲート電極を有し、基板の第2の表面上に配置されたドレイン電極を有する半導体基板を有する。ゲート電極上に配置された誘電体層、および誘電体層の上に、内部にまたは下方に配置されたリメディアル層があり、リメディアル層は、負バイアス温度不安定性を軽減するように構成され、約1ボルト未満のしきい値電圧の変化を維持する。ソース電極は、リメディアル層上に配置され、ソース電極は、半導体基板のソースコンタクト領域に電気的に結合される。【選択図】図1

請求項（抜粋）：

炭化ケイ素を含む半導体基板であって、第1の表面および第2の表面を有する、半導体基板と、 前記基板の前記第1の表面の一部の上に配置されたゲート電極と、 前記基板の前記第2の表面上に配置されたドレイン電極と、 前記ゲート電極上に配置された誘電体層と、 前記誘電体層の付近に配置されたリメディアル層であって、しきい値電圧の変化が約1ボルト未満であるように負バイアス温度不安定性を軽減するように構成される、リメディアル層と、 前記リメディアル層上に配置されたソース電極であって、前記半導体基板のコンタクト領域に電気的に結合される、ソース電極と を備えた、半導体デバイス。

IPC (6件)：

H01L 21/336 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 29/739 ,  H01L 29/74 ,  H01L 29/749

FI (6件)：

H01L29/78 658J ,  H01L29/78 652T ,  H01L29/78 655A ,  H01L29/78 652M ,  H01L29/74 B ,  H01L29/74 601A

Fターム (1件)：

5F005BA03

引用特許：

審査官引用 (5件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2009-124976   出願人：日産自動車株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2005-084603   出願人：NECエレクトロニクス株式会社, 株式会社ルネサステクノロジ
• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2007-262031   出願人：株式会社デンソー
• 半導体装置
  公報種別：公開公報   出願番号：特願2002-091306   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• 絶縁ゲート型炭化ケイ素サイリスタ
  公報種別：公開公報   出願番号：特願平9-061506   出願人：富士電機株式会社